當(dāng)今世界，環(huán)境污染嚴(yán)重，能源出現(xiàn)危機，機動車輛排氣污染已占城市大氣污染的很大比重，電動汽車作為無污染交通工具，在市場上具有很大的優(yōu)越性。而電動汽車充電技術(shù)也在不斷發(fā)展，不斷優(yōu)化。奧運臨近，我國為把2008年北京奧運會辦成真正的綠色奧運，將在奧運村及北京很多范圍內(nèi)使用電動汽車。本論文針對2008北京奧運會用電動汽車，對其充電電源進(jìn)行了系統(tǒng)的研究設(shè)計。本文提出了以零電壓零電流(ZVZCS)全橋軟開關(guān)變換器為主拓?fù)涞某潆婋娫聪到y(tǒng)，實現(xiàn)了較高功率因數(shù)與高效率的充電設(shè)備。文中首先總結(jié)了電動汽車充電電源的研究現(xiàn)狀和充電控制策略，進(jìn)行了多種全橋軟開關(guān)拓?fù)浔容^，最終選擇采用副邊簡單輔助電路的ZVZCS變換器拓?fù)洌撏負(fù)涫褂靡粋€電容和兩個二極管構(gòu)成副邊輔助電路，無需有損元件和有源開關(guān)器件，輔助電路構(gòu)成簡單，控制方法簡單，能很好的實現(xiàn)主開關(guān)器件的ZVZCS，也能嵌位副邊整流電壓。以可靠性為大前提，對充電電源進(jìn)行了參數(shù)設(shè)計。另外，本文針對輕載情況下，超前臂不能實現(xiàn)零電壓開通的問題，對變換器進(jìn)行了改進(jìn)，實現(xiàn)了全負(fù)載范圍的軟開關(guān)。實驗結(jié)果驗證了該拓?fù)鋺?yīng)用于電動汽車充電電源的可行性。
標(biāo)簽： 軟開關(guān) 全橋變換器 電動汽車充電
上傳時間： 2013-07-13
上傳用戶：wdq1111
隨著通訊技術(shù)和電力系統(tǒng)的發(fā)展，對通訊用電源和電力操作電源的性能、重量、體積、效率和可靠性都提出了更高的要求。而應(yīng)用于中大功率場合的全橋變換器與軟開關(guān)的結(jié)合解決了這一問題。因此，對其進(jìn)行研究設(shè)計具有十分重要的意義。 首先，論文闡述PWM DC/DC變換器的軟開關(guān)技術(shù)，且根據(jù)移相控制PWM全橋變換器的主電路拓?fù)浣Y(jié)構(gòu)，選定適合于本論文的零電壓開關(guān)軟開關(guān)技術(shù)的電路拓?fù)洌ζ浠竟ぷ髟磉M(jìn)行闡述，同時給出ZVS軟開關(guān)的實現(xiàn)策略。 其次，對選定的主電路拓?fù)浣Y(jié)構(gòu)進(jìn)行電路設(shè)計，給出主電路中各參量的設(shè)計及參數(shù)的計算方法，包括輸入、輸出整流橋及逆變橋的器件的選型，輸入整流濾波電路的參數(shù)設(shè)計、高頻變壓器及諧振電感的參數(shù)設(shè)計以及輸出整流濾波電路的參數(shù)設(shè)計。 然后，論述移相控制電路的形成，對移相控制芯片進(jìn)行選擇，同時對移相控制芯片UC3875進(jìn)行詳細(xì)的分析和設(shè)計。對主功率管MOSFET的驅(qū)動電路進(jìn)行分析和設(shè)計。 最后，基于理論計算，對系統(tǒng)主電路進(jìn)行仿真，研究其各部分設(shè)計的參數(shù)是否合乎實際電路。搭建移相控制ZV SDC/DC全橋變換器的實驗平臺，在系統(tǒng)實驗平臺上做了大量的實驗。 實驗結(jié)果表明，論文所設(shè)計的DC/DC變換器能很好的實現(xiàn)軟開關(guān)，提高效率，使輸出電壓得到穩(wěn)定控制，最后通過調(diào)整移相控制電路，可實現(xiàn)直流輸出的寬范圍調(diào)整，具有很好的工程實用價值。
上傳時間： 2013-08-04
上傳用戶：zklh8989
本論文基于直接擴(kuò)頻通信的理論設(shè)計了一種全數(shù)字的中頻接收機，使用Xilinx公司的FPGA芯片xc3s400作為接收機的主芯片，實現(xiàn)中頻數(shù)字信號的下變頻，基帶解調(diào)，PN碼的捕獲及跟蹤環(huán)路的設(shè)計并給出了它們的具體設(shè)計步驟及RTL級邏輯電路圖。本文對于數(shù)字下變頻器的設(shè)計、數(shù)字抑制載波恢復(fù)環(huán)的設(shè)計進(jìn)行了詳細(xì)的論述，還使用Matlab中的Simulink對本接收機系統(tǒng)所要使用的全數(shù)字Costas環(huán)進(jìn)行了功能仿真并給出了仿真結(jié)果。 本文使用高速模數(shù)轉(zhuǎn)換器AD9601對中頻模擬信號進(jìn)行采樣，最后再用高速數(shù)模轉(zhuǎn)換器AD9740還原出原始信息，并給出了它們與核心芯片xc3s400的接口設(shè)計方法及原理電路圖。
上傳時間： 2013-07-30
上傳用戶：weiwolkt
基于LabVIEW與單片機串口的信號處理的研究:介紹了一種利用單片機采集數(shù)據(jù),LabVIEW作為開發(fā)平臺,二者之間通過串口實現(xiàn)數(shù)據(jù)通信的數(shù)據(jù)采集系統(tǒng),利用LabVIEW的圖形環(huán)境進(jìn)行頻譜分析。通
上傳時間： 2013-06-24
上傳用戶：xjz632
本文對于全并行Viterbi譯碼器的設(shè)計及其FPGA實現(xiàn)方案進(jìn)行了研究，并最終將用FPGA實現(xiàn)的譯碼器嵌入到某數(shù)字通信系統(tǒng)之中。 首先介紹了卷積碼及Viterbi譯碼算法的基本原理，并對卷積碼的糾錯性能進(jìn)行了理論分析。接著介紹了Viterbi譯碼器各個模塊實現(xiàn)的一些經(jīng)典算法，對這些算法的硬件結(jié)構(gòu)設(shè)計進(jìn)行優(yōu)化并利用FPGA實現(xiàn)，而后在QuartusⅡ平臺上對各模塊的實現(xiàn)進(jìn)行仿真以及在Matlab平臺上對結(jié)果進(jìn)行驗證。最后給出Viterbi譯碼模塊應(yīng)用在實際系統(tǒng)上的誤碼率測試性能結(jié)果。 測試結(jié)果表明，系統(tǒng)的誤碼率達(dá)到了工程標(biāo)準(zhǔn)的要求，從而驗證了譯碼器設(shè)計的可靠性，同時所設(shè)計的基于FPGA實現(xiàn)的全并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膽?yīng)用場合。
上傳時間： 2013-07-30
上傳用戶：13913148949
本文介紹帶有收發(fā)器的全系列40-nmFPGA和ASIC，發(fā)揮前沿技術(shù)優(yōu)勢，在前一代創(chuàng)新基礎(chǔ)上，解決下一代系統(tǒng)難題。
上傳時間： 2013-07-26
上傳用戶：84425894
超聲理論與技術(shù)的快速發(fā)展，使超聲設(shè)備不斷更新，超聲檢查已成為預(yù)測和評價疾病及其治療結(jié)果不可缺少的重要方法。超聲診斷技術(shù)不僅具有安全、方便、無損、廉價等優(yōu)點，其優(yōu)越性還在于它選用診斷參數(shù)的多樣性及其在工程上實現(xiàn)的靈活性。 全數(shù)字B超診斷儀基于嵌入式ARM9+FPGA硬件平臺、LINUX嵌入式操作系統(tǒng)，是一種新型的、操作方便的、技術(shù)含量高的機型。它具有現(xiàn)有黑白B超的基本功能，能夠?qū)Τ暬夭〝?shù)據(jù)進(jìn)行靈活的處理，從而使操作更加方便，圖象質(zhì)量進(jìn)一步提高，并為遠(yuǎn)程醫(yī)療、圖像存儲、拷貝等打下基礎(chǔ)，是一種很有發(fā)展前景、未來市場的主打產(chǎn)品。全數(shù)字B型超聲診斷儀的基本技術(shù)特點是用數(shù)字硬件電路來實現(xiàn)數(shù)據(jù)量極其龐大的超聲信息的實時處理，它的實現(xiàn)主要倚重于FPGA技術(shù)。現(xiàn)在FPGA已經(jīng)成為多種數(shù)字信號處理（DSP）應(yīng)用的強有力解決方案。硬件和軟件設(shè)計者可以利用可編程邏輯開發(fā)各種DSP應(yīng)用解決方案。可編程解決方案可以更好地適應(yīng)快速變化的標(biāo)準(zhǔn)、協(xié)議和性能需求。 本論文首先闡述了醫(yī)療儀器發(fā)展現(xiàn)狀和嵌入式計算機體系結(jié)構(gòu)及發(fā)展?fàn)顩r，提出了課題研究內(nèi)容和目標(biāo)。然后從B超診斷原理及全數(shù)字B超診斷儀設(shè)計入手深入分析了B型超聲診斷儀的系統(tǒng)的硬件體系機構(gòu)。對系統(tǒng)的總體框架和ARM模塊設(shè)計做了描述后，接著分析了超聲信號進(jìn)行數(shù)字化處理的各個子模塊、可編程邏輯器件的結(jié)構(gòu)特點、編程原理、設(shè)計流程以及ARM處理模塊和FPGA模塊的主要通訊接口。接著，本論文介紹了基于ARM9硬件平臺的LINUX嵌入式操作系統(tǒng)的移植和設(shè)備驅(qū)動的開發(fā)，詳細(xì)描述了B型超聲診斷儀的軟件環(huán)境的架構(gòu)及其設(shè)備驅(qū)動的詳細(xì)設(shè)計。最后對整個系統(tǒng)的功能和特點進(jìn)行了總結(jié)和展望。
標(biāo)簽： ARM 全數(shù)字 儀的設(shè)計 超聲診斷
上傳時間： 2013-05-28
上傳用戶：sssnaxie
近年來，隨著控制系統(tǒng)規(guī)模的擴(kuò)大和總線技術(shù)的發(fā)展，對數(shù)據(jù)采集和傳輸技術(shù)提出了更高的要求。目前，很多設(shè)備需要實現(xiàn)從單串口通信到多路串口通信的技術(shù)改進(jìn)。同時，隨著以太網(wǎng)技術(shù)的發(fā)展和普及，這些設(shè)備的串行數(shù)據(jù)需要通過網(wǎng)絡(luò)進(jìn)行傳輸，因而有必要尋求一種解決方案，以實現(xiàn)技術(shù)上的革新。 本文分別對串行通信和基于TCP/IP協(xié)議的以太網(wǎng)通信進(jìn)行研究和分析，在此基礎(chǔ)上，設(shè)計一個嵌入式系統(tǒng)一基于APM處理器的多路串行通信與以太網(wǎng)通信系統(tǒng)，來實現(xiàn)F8-DCS系統(tǒng)中多路串口數(shù)據(jù)采集和以太網(wǎng)之間的數(shù)據(jù)傳輸。主要作了如下工作：首先，分析了當(dāng)前串行通信的應(yīng)用現(xiàn)狀和以太網(wǎng)技術(shù)的發(fā)展動態(tài)，通過比較傳統(tǒng)的多路串口通信系統(tǒng)的優(yōu)缺點，設(shè)計出了一種采用CPID技術(shù)和CAN總線技術(shù)相結(jié)合的新型技術(shù)，并結(jié)合F8-DCS系統(tǒng)數(shù)據(jù)量大和實時性高的特點，對串行通訊幀同步的方法進(jìn)行了詳細(xì)的研究。然后，根據(jù)課題的實際需求，對系統(tǒng)進(jìn)行總體設(shè)計和功能模塊劃分，并詳細(xì)介紹了基于ARM7處理器的多路串口通信接口、以太網(wǎng)通信接口以及二者之間的數(shù)據(jù)傳輸接口的電路設(shè)計。在軟件設(shè)計上，對系統(tǒng)的啟動代碼、串行通信協(xié)議、串口驅(qū)動以及多串口與網(wǎng)口間雙向數(shù)據(jù)傳輸?shù)冗M(jìn)行了詳細(xì)的論述。最后，將上述技術(shù)應(yīng)用于某大型火電廠主機F8-DCS系統(tǒng)I/O通訊網(wǎng)絡(luò)的測試與分析，達(dá)到了設(shè)計要求。
上傳時間： 2013-07-31
上傳用戶：aeiouetla
隨著數(shù)字信號處理技術(shù)和大規(guī)模集成電路的飛速發(fā)展以及軟件無線電技術(shù)的廣泛應(yīng)用，中頻全數(shù)字解調(diào)技術(shù)得到了進(jìn)一步的發(fā)展，在無線通信中得到了廣泛應(yīng)用。論文簡要介紹了QPSK數(shù)字調(diào)制的基本原理，對QPSK中頻全數(shù)字解調(diào)器的...
標(biāo)簽： QPSK FPGA 中頻 全數(shù)字
上傳時間： 2013-05-30
上傳用戶：as275944189
隨著各種通信系統(tǒng)數(shù)量的日益增多，為了充分地利用有限的頻譜資源，高頻譜利用率的調(diào)制技術(shù)不斷被應(yīng)用。偏移正交相移鍵控(OQPSK: Offset QuadraturePhase Shift Keying)是一種恒包絡(luò)調(diào)制技術(shù)，具有較高的頻譜利用率和功率利用率，廣泛應(yīng)用于衛(wèi)星通信系統(tǒng)和地面移動通信系統(tǒng)。因此，對于OQPSK全數(shù)字解調(diào)技術(shù)的研究具有一定的理論價值。 本文以軟件無線電和全數(shù)字解調(diào)的相關(guān)理論為指導(dǎo)，成功設(shè)計并實現(xiàn)了基于FPGA的OQPSK全數(shù)字解調(diào)。論文介紹了OQPSK全數(shù)字接收解調(diào)原理和基于軟件無線電設(shè)計思想的全數(shù)字接收機的基本結(jié)構(gòu)，詳細(xì)闡述了當(dāng)今OQPSK數(shù)字解調(diào)中載波頻率同步、載波相位同步、時鐘同步和數(shù)據(jù)幀同步的一些常用算法，并選擇了相應(yīng)算法構(gòu)建了三種系統(tǒng)級的實現(xiàn)方案。通過MATLAB對解調(diào)方案的仿真和性能分析，確定了FPGA中的系統(tǒng)實現(xiàn)方案。在此基礎(chǔ)上，本文采用VerilogHDL硬件描述語言在Altera公司的Quartus II開發(fā)平臺上設(shè)計了同步解調(diào)系統(tǒng)中的各個模塊，還對各模塊和整個系統(tǒng)在ModelSim中進(jìn)行了時序仿真驗證，并對設(shè)計中出現(xiàn)的問題進(jìn)行了修正。最后，經(jīng)過FPGA調(diào)試工具嵌入式邏輯分析儀SignalTapⅡ的硬件實際測試，本文對系統(tǒng)方案進(jìn)行了最終的改進(jìn)與調(diào)整。 實際測試結(jié)果表明，本文的設(shè)計最終能夠達(dá)到了預(yù)期的指標(biāo)和要求。本課題設(shè)計經(jīng)過時序和資源優(yōu)化后還可以向ASIC和系統(tǒng)級SOC轉(zhuǎn)化，以進(jìn)一步縮小系統(tǒng)體積、降低成本和提高電路的可靠性，因此具有良好的實際應(yīng)用價值。
標(biāo)簽： OQPSK FPGA 全數(shù)字 解調(diào)
上傳時間： 2013-07-14
上傳用戶：aappkkee
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
