matlab mex code for LATTicE prediction
標(biāo)簽： prediction LATTicE matlab code
上傳時(shí)間： 2013-12-12
上傳用戶：徐孺
LATTicE boltzmann code
標(biāo)簽： boltzmann LATTicE code
上傳時(shí)間： 2014-01-14
上傳用戶：asasasas
DDR RAM控制器的VHDL源碼, 實(shí)現(xiàn)平臺(tái)是LATTicE FPGA
標(biāo)簽： LATTicE FPGA VHDL DDR
上傳用戶：kbnswdifs
LATTicE的ISPlever使用教程.doc，LATTicE的ISPlever使用教程.doc
標(biāo)簽： ISPlever LATTicE doc 使用教程
上傳時(shí)間： 2016-08-13
上傳用戶：portantal
LATTicE萊迪思ECP3系列FPGA芯片使用手冊(cè)說(shuō)明電子元件，F(xiàn)PGA芯片，使用手冊(cè)
標(biāo)簽： FPGA
上傳時(shí)間： 2022-07-01
上傳用戶：
文將簡(jiǎn)要地介紹基于LATTicE FPGA（XO2/XO3/ECP3/ECP5/CrossLink）器件的，MIPI CSI/DSI調(diào)試心得。如有不足，請(qǐng)指正。第一步、確認(rèn)硬件設(shè)計(jì)、接口連接1.1、可以使用示波器測(cè)量相關(guān)器件的MIPI輸出信號(hào)（可分別在靠近輸出端和靠近接收器件接收端測(cè)量，進(jìn)而分析信號(hào)傳輸問(wèn)題），來(lái)確認(rèn)信號(hào)連接是否正常；1.2、如信號(hào)質(zhì)量較差（衰減嚴(yán)重、反射現(xiàn)象等等），請(qǐng)先檢查器件焊接是否牢靠，傳輸線上阻抗是否匹配等；1.3、如果信號(hào)一切正常，但是仍然無(wú)法找到SoT（B8），請(qǐng)確認(rèn)差分線PN是否接反了；注：LATTicE FPGA暫時(shí)未支持NP翻轉(zhuǎn)功能，不能通過(guò)軟件設(shè)置，實(shí)現(xiàn)類似SerDes支持的PN翻轉(zhuǎn)功能。1.4、針對(duì)非CrossLink器件，請(qǐng)檢查電路連接是否正確。具體請(qǐng)參考本文附件，以及LATTicE各個(gè)器件的相關(guān)手冊(cè)；1.5、如果是MIPI N進(jìn)1出的設(shè)計(jì)（N合一），建議各個(gè)輸入器件采用用一個(gè)時(shí)鐘發(fā)生器（晶振），即同源。同時(shí)FPGA MIPI Tx所需要的時(shí)鐘源，最好也與其同源。如果不同源，建議Tx的時(shí)鐘要略高于Rx的時(shí)鐘（如Pixel Clock）；1.6、如果條件允許，可以通過(guò)示波器分析眼圖，以獲得更多的信號(hào)完整性信息。
標(biāo)簽： mipi調(diào)試 FPGA
上傳時(shí)間： 2022-07-19
isplever是LATTicE的CPLD/FPGA開(kāi)發(fā)工具，本文檔介紹了該軟件的使用方法。
標(biāo)簽： ispLEVER
上傳時(shí)間： 2013-05-25
上傳用戶：chenbhdt
Modelsim仿真工具是Model公司開(kāi)發(fā)的。它支持Verilog、VHDL以及他們的混合仿真，它可以將整個(gè)程序分步執(zhí)行，使設(shè)計(jì)者直接看到他的程序下一步要執(zhí)行的語(yǔ)句，而且在程序執(zhí)行的任何步驟任何時(shí)刻都可以查看任意變量的當(dāng)前值，可以在Dataflow窗口查看某一單元或模塊的輸入輸出的連續(xù)變化等，比Quartus自帶的仿真器功能強(qiáng)大的多，是目前業(yè)界最通用的仿真器之一。 ModelSim分幾種不同的版本：SE、PE和OEM，其中 集成在 Actel、Atmel、Altera、Xilinx以及LATTicE等FPGA廠商設(shè)計(jì)工具中的均是其OEM版本。比如為Altera提供的OEM版本是ModelSim-Altera,為Xilinx提供的版本為ModelSim XE. SE版本為最高級(jí)版本,在功能和性能方面比OEM版本強(qiáng)很多,比如仿真速度方面,還支持PC 、 UNIX 、 LIUNX混合平臺(tái).
標(biāo)簽： modelsim 教程
上傳時(shí)間： 2013-06-25
上傳用戶：2814413580
ispLEVER2.0是一套完整的EDA軟件。設(shè)計(jì)輸入可采用原理圖、硬件描述語(yǔ)言、混合輸入三種方式。能對(duì)所設(shè)計(jì)的數(shù)字電子系統(tǒng)進(jìn)行功能仿真和時(shí)序仿真。編譯器是此軟件的核心，能進(jìn)行邏輯優(yōu)化，將邏輯映射到器件中去，自動(dòng)完成布局與布線并生成編程所需要的熔絲圖件。軟件支持原有LATTicE公司的GAL、ispLSI、MACH、ispGDX、ORCA2、ORCA3、ORCA4和最新的ispMACH器件。Xilinx.ISE.Design.Suite（北京市電子設(shè)計(jì)競(jìng)賽指定軟件）
標(biāo)簽： ispLEVER2
上傳時(shí)間： 2013-04-24
上傳用戶：weddps
PPT文檔，24頁(yè)，圖文結(jié)合 Modelsim仿真工具是Model公司開(kāi)發(fā)的。它支持Verilog、VHDL以及他們的混合仿真，它可以將整個(gè)程序分步執(zhí)行，使設(shè)計(jì)者直接看到他的程序下一步要執(zhí)行的語(yǔ)句，而且在程序執(zhí)行的任何步驟任何時(shí)刻都可以查看任意變量的當(dāng)前值，可以在Dataflow窗口查看某一單元或模塊的輸入輸出的連續(xù)變化等，比Quartus自帶的仿真器功能強(qiáng)大的多，是目前業(yè)界最通用的仿真器之一。 ModelSim分幾種不同的版本：SE、PE和OEM，其中 集成在 Actel、Atmel、Altera、Xilinx以及LATTicE等FPGA廠商設(shè)計(jì)工具中的均是其OEM版本。比如為Altera提供的OEM版本是ModelSim-Altera,為Xilinx提供的版本為ModelSim XE. SE版本為最高級(jí)版本,在功能和性能方面比OEM版本強(qiáng)很多,比如仿真速度方面,還支持PC 、 UNIX 、 LIUNX混合平臺(tái).
上傳用戶：zhangzhenyu
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
