usb_cpld_code.zip usbjtag - Variations on the implementation of a USB JTAG adapter.
標(biāo)簽： implementation usb_cpld_code Variations adapter
上傳時(shí)間： 2013-08-31
上傳用戶：ruan2570406
MSP430-Jtag-Adapter:MSP430-JTAG doesn’t need external power supply, as MSP430 microcontrollers require only 3-5 mA while programming and all necessary power supply is taken from the LPT port.
標(biāo)簽： MSP 430 microcontrollers Jtag-Adapter
上傳時(shí)間： 2013-12-25
上傳用戶：洛木卓
與“輕松制作MSP430-Jtag-Adapter.pdf”相關(guān)的一些參考文檔。
標(biāo)簽： Jtag-Adapter MSP 430
上傳時(shí)間： 2014-01-22
上傳用戶：wff
usb_cpld_code.zip usbjtag - Variations on the implementation of a USB JTAG adapter.
標(biāo)簽： implementation usb_cpld_code Variations adapter
上傳時(shí)間： 2013-12-29
上傳用戶：aysyzxzm
DIY for MSP430-Jtag-Adapter
標(biāo)簽： Jtag-Adapter DIY 430 for
上傳時(shí)間： 2016-09-22
上傳用戶：ynzfm
JTAG Tools is a software package which enables working with JTAG-aware (IEEE 1149.1) hardware devices (parts) and boards through JTAG adapter.
標(biāo)簽： JTAG-aware hardware software enables
上傳時(shí)間： 2016-10-20
上傳用戶：520
MSP430USB仿真器制作資料+430JTAG簡版仿真器+利爾達(dá)- 輕松制作MSP430 JTAG Adapter+制作的單面板的MSP430JTAG仿真器 幾套430JTAG制作方案，做不好你找我........
上傳時(shí)間： 2013-07-26
上傳用戶：liaofamous
GY7501A GY7512 USB-I2C Adapter 產(chǎn)品使用說明書
標(biāo)簽： Adapter 7501A USB-I GY
上傳時(shí)間： 2013-07-19
上傳用戶：eeworm
專輯類-實(shí)用電子技術(shù)專輯-385冊(cè)-3.609G GY7501A-GY7512-USB-I2C-Adapter-產(chǎn)品使用說明書-15頁-0.3M.pdf
標(biāo)簽： C-Adapter USB-I 7501 A-GY
上傳時(shí)間： 2013-06-26
上傳用戶：liansi
隨著半導(dǎo)體制造技術(shù)不斷的進(jìn)步，SOC(System On a Chip)是未來IC產(chǎn)業(yè)技術(shù)研究關(guān)注的重點(diǎn)。由于SOC設(shè)計(jì)的日趨復(fù)雜化，芯片的面積增大，芯片功能復(fù)雜程度增大，其設(shè)計(jì)驗(yàn)證工作也愈加繁瑣。復(fù)雜ASIC設(shè)計(jì)功能驗(yàn)證已經(jīng)成為整個(gè)設(shè)計(jì)中最大的瓶頸。 使用FPGA系統(tǒng)對(duì)ASIC設(shè)計(jì)進(jìn)行功能驗(yàn)證，就是利用FPGA器件實(shí)現(xiàn)用戶待驗(yàn)證的IC設(shè)計(jì)。利用測試向量或通過真實(shí)目標(biāo)系統(tǒng)產(chǎn)生激勵(lì)，驗(yàn)證和測試芯片的邏輯功能。通過使用FPGA系統(tǒng)，可在ASIC設(shè)計(jì)的早期，驗(yàn)證芯片設(shè)計(jì)功能，支持硬件、軟件及整個(gè)系統(tǒng)的并行開發(fā)，并能檢查硬件和軟件兼容性，同時(shí)還可在目標(biāo)系統(tǒng)中同時(shí)測試系統(tǒng)中運(yùn)行的實(shí)際軟件。FPGA仿真的突出優(yōu)點(diǎn)是速度快，能夠?qū)崟r(shí)仿真用戶設(shè)計(jì)所需的對(duì)各種輸入激勵(lì)。由于一些SOC驗(yàn)證需要處理大量實(shí)時(shí)數(shù)據(jù)，而FPGA作為硬件系統(tǒng)，突出優(yōu)點(diǎn)是速度快，實(shí)時(shí)性好。可以將SOC軟件調(diào)試系統(tǒng)的開發(fā)和ASIC的開發(fā)同時(shí)進(jìn)行。 此設(shè)計(jì)以ALTERA公司的FPGA為主體來構(gòu)建驗(yàn)證系統(tǒng)硬件平臺(tái)，在FPGA中通過加入嵌入式軟核處理器NIOS II和定制的JTAG(Joint Test ActionGroup)邏輯來構(gòu)建與PC的調(diào)試驗(yàn)證數(shù)據(jù)鏈路，并采用定制的JTAG邏輯產(chǎn)生測試向量，通過JTAG控制SOC目標(biāo)系統(tǒng)，達(dá)到對(duì)SOC內(nèi)部和其他IP(IntellectualProperty)的在線測試與驗(yàn)證。同時(shí)，該驗(yàn)證平臺(tái)還可以支持SOC目標(biāo)系統(tǒng)后續(xù)軟件的開發(fā)和調(diào)試。 本文介紹了芯片驗(yàn)證系統(tǒng)，包括系統(tǒng)的性能、組成、功能以及系統(tǒng)的工作原理；搭建了基于JTAG和FPGA的嵌入式SOC驗(yàn)證系統(tǒng)的硬件平臺(tái)，提出了驗(yàn)證系統(tǒng)的總體設(shè)計(jì)方案，重點(diǎn)對(duì)驗(yàn)證系統(tǒng)的數(shù)據(jù)鏈路的實(shí)現(xiàn)進(jìn)行了闡述；詳細(xì)研究了嵌入式軟核處理器NIOS II系統(tǒng)，并將定制的JTAG邏輯與處理器NIOS II相結(jié)合，構(gòu)建出調(diào)試與驗(yàn)證數(shù)據(jù)鏈路；根據(jù)芯片驗(yàn)證的要求，設(shè)計(jì)出軟核處理器NIOS II系統(tǒng)與PC建立數(shù)據(jù)鏈路的軟件系統(tǒng)，并完成芯片在線測試與驗(yàn)證。 本課題的整體任務(wù)主要是利用FPGA和定制的JTAG掃描鏈技術(shù)，完成對(duì)國產(chǎn)某型DSP芯片的驗(yàn)證與測試，研究如何構(gòu)建一種通用的SOC芯片驗(yàn)證平臺(tái)，解決SOC驗(yàn)證系統(tǒng)的可重用性和驗(yàn)證數(shù)據(jù)發(fā)送、傳輸、采集的實(shí)時(shí)性、準(zhǔn)確性、可測性問題。本文在SOC驗(yàn)證系統(tǒng)在芯片驗(yàn)證與測試應(yīng)用研究領(lǐng)域，有較高的理論和實(shí)踐研究價(jià)值。
上傳時(shí)間： 2013-05-25
上傳用戶：ccsp11
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
