用MDK 生成bin 文件1用MDK 生成bin 文件Embest 徐良平在RV MDK 中，默認情況下生成*.hex 的可執行文件，但是當我們要生成*.bin 的可執行文件時怎么辦呢？答案是可以使用RVCT 的fromelf.exe 工具進行轉換。也就是說首先將源文件編譯鏈接成*.axf 的文件，然后使用fromelf.exe 工具將*.axf 格式的文件轉換成*.bin格式的文件。下面將具體說明這個操作步驟：1. 打開Axf_To_Bin 文件中的Axf_To_Bin.uv2 工程文件；2. 打開Options for Target ‘Axf_To_Bin’對話框，選擇User 標簽頁；3. 構選Run User Programs After Build/Rebuild 框中的Run #1 多選框，在后邊的文本框中輸入C:\Keil\ARM\BIN31\fromelf.exe --bin -o ./output/Axf_To_Bin.bin ./output/Axf_To_Bin.axf 命令行；4. 重新編譯文件，在./output/文件夾下生成了Axf_To_Bin.bin 文件。在上面的步驟中，有幾點值得注意的是：1. C:\Keil\ARM\BIN31\表示RV MDK 的安裝目錄；2. fromelf.exe 命令的具體語法格式如下：命令的格式為：fromelf [options] input_file命令選項如下：--help 顯示幫助信息--vsn 顯示版本信息--output file 輸出文件(默認的輸出為文本格式)--nodebug 在生成的映象中不包含調試信息--nolinkview 在生成的映象中不包含段的信息二進制輸出格式：--bin 生成Plain Binary 格式的文件--m32 生成Motorola 32 位十六進制格式的文件--i32 生成Intel 32 位十六進制格式的文件--vhx 面向字節的位十六進制格式的文件t--base addr 設置m32，i32 格式文件的基地址--text 顯示文本信息文本信息的標志-v 打印詳細信息-a 打印數據地址(針對帶調試信息的映象)-d 打印數據段的內容-e 打印表達式表print exception tables-f 打印消除虛函數的信息-g 打印調試表print debug tables-r 打印重定位信息-s 打印字符表-t 打印字符串表-y 打印動態段的內容-z 打印代碼和數據大小的信息
上傳時間： 2013-12-17
上傳用戶：AbuGe
SDH傳輸系統光接口 SDH光接口的分類及應用代碼 應用代碼的表達方式：X-Y.Z，如：V-64.2、S-64.1
上傳時間： 2013-11-22
上傳用戶：非洲之星
為了正確反映基于光電位置敏感器(PSD)的微位移傳感器的特性，首先介紹了一維光電位置敏感器的工作原理并分析了利用PSD結合光學三角測量法將位移信號轉換成電壓信號的工作原理，得出基于PSD的微位移傳感器被測試件位移量與相關測量電路輸出電壓(S，V)關系特征，然后基于最小二乘估計算法基本原理， 提出了運用MATLAB語言建立PSD的為了正確反映基于光電位置敏感器(PSD)的微位移傳感器的特性，首先介紹了一維光電位置敏感器的工作原理并分析了利用PSD結合光學三角測量法將位移信號轉換成電壓信號的工作原理，得出基于PSD的微位移傳感器被測試件位移量與相關測量電路輸出電壓(S，V)關系特征，然后基于最小二乘估計算法基本原理， 提出了運用MATLAB語言建立PSD的微位移傳感器(S，V)關系特征的數學模型的方法， 給出了建模的程序流程圖以及仿真結果。微位移傳感器(S，V)關系特征的數學模型的方法， 給出了建模的程序流程圖以及仿真結果。
上傳時間： 2014-07-26
上傳用戶：R50974
該電路集包括了從業界享有盛名的公司搜集到的大量最新電路，體現了豐富的設計思想。為便于讀者理解和應用這些電路，本書幾乎對每個電路都附有簡要說明。$ C' I" t% P5 l3 V. l0 K, B 本書可供電子技術工作者、高等院校和中等專科學校師生、電子愛好者閱讀和參考。( H& s, \, z6 ~% D: @
上傳時間： 2013-10-19
上傳用戶：songnanhua
MOTION BUILDER Ver.2 是用于監控 KV-H20/H20S/H40S/H20G 的參數設定以及當前動作狀態的軟件。 在 PC 上可以設定復雜的參數，并可以在顯示畫面上監控正在運行的 KV-H20/H20S/H40S/H20G。 關于 MOTION BUILDER Ver.2 概要、功能與使用方法的詳細說明。在安裝之前，請仔細閱讀本手冊，并充分 理解。 注意 1、使用 MOTION BUILDER Ver.2 時，必須在可以使用 KV-H20/H20S/H40S/H20G 上 連接的緊急停止開關的地方使用。 通訊異常時，不接受 MOTION BUILDER Ver.2 的“強制停止”，可能會導致事故指示發生。發生通信異常時，MOTION BUILDER Ver.2 的“強制停止”按鈕將不起作用。 2、JOG 過程中，不能采用斷開 PLC 的連接電纜等手段停止通訊。 KV-H20/H20S/H40S/H20G 單元的 JOG 繼電器會一直保持 ON，機器繼續運轉，并可能導致事故發生。 3、執行監控或者寫入參數（設定）時，不能斷開和 PLC 的連接電纜。 否則會發生通訊錯誤，PC 可能會被重啟。KV-H20/H20S/H40S/H20G 內的數據可 能會損壞。 4、在 RUN 過程中，KV-1000/700 進行 JOG 示教時，必須在 PROG 模式下實施。 如果掃描時間較長，則反映的時間變長，且可能發生無法預料的動作。 5、發送到 KV-1000/700 的單元設定信息必須與當前打開的梯形圖程序的單元設定信 息一致。如果設定信息不同，則顯示錯誤，且不運行。 6、錯誤操作或者靜電等會引起數據變化或者去失，為了保護數據，請定期進行備份。 指示 關于數據的變化或者消失引起的損失，本公司不負任何責任，請諒解。 7、保存數據時，如果需要保留原來保存的數據，則選擇“重命名保存”。 如果“覆蓋保存”則會失去原來保存的數據。 運行環境及系統配置 運行 MOTION BUILDER Ver.2 ，必須具備如下環境。 請確認您使用的系統是否符合如下條件、是否備齊了必需的設備。 對應的 PC 機型 • IBM PC 以及 PC/AT 兼容機（DOS/V） 系統配置 • CPU Pentium 133 MHz 以上 支持 Windows 的打印 （推薦 Pentium 200 MHz 以上） • 內存容量擴展內存 64MB 以上 • 硬盤可用空間 20MB 以上 • CD-ROM 驅動器 • 接口 RS-232C 或者 USB
上傳時間： 2013-10-08
上傳用戶：fujiura
附件是一款PCB阻抗匹配計算工具，點擊CITS25.exe直接打開使用，無需安裝。附件還帶有PCB連板的一些計算方法，連板的排法和PCB聯板的設計驗驗。 PCB設計的經驗建議: 1.一般連板長寬比率為1：1~2.5：1,同時注意For FuJi Machine:a.最大進板尺寸為:450*350mm, 2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向為優先,考量對稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時,需加補強邊. 5.陰陽板的設計需作特殊考量. 6.工藝邊需根據實際需要作設計調整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設備正常卡壓距離為不少於3mm,及符合實際要求下的連板經濟性. 7.FIDUCIAL MARK或稱光學定位點,一般設計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現象;定位孔設計在板邊,為對稱設計,一般為4個,直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設備>. 10.使用針孔(郵票孔)聯接：需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding機上的夾具穩定工作,還應考慮是否有無影響插件過軌道,及是否影響裝配組裝.
上傳時間： 2014-12-31
上傳用戶：sunshine1402
軟件
標簽： 傳動
上傳時間： 2013-11-14
上傳用戶：zukfu
IP核生成文件：（Xilinx/Altera 同） IP核生成器生成 ip 后有兩個文件對我們比較有用，假設生成了一個 asyn_fifo 的核，則asyn_fifo.veo 給出了例化該核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是該核的行為模型，主要調用了 xilinx 行為模型庫的模塊，仿真時該文件也要加入工程。（在 ISE中點中該核，在對應的 processes 窗口中運行“ View Verilog Functional Model ”即可查看該 .v 文件）。如下圖所示。
上傳時間： 2013-10-20
上傳用戶：lingfei
已通過CE認證。（為什么要選擇經過CE認證的編程器？） 程速度無與倫比,逼近芯片理論極限。 基本配置48腳流行驅動電路。所選購的適配器都是通用的（插在DIP48鎖緊座上），即支持同封裝所有類型器件，48腳及以下DIP器件無需適配器直接支持。通用適配器保證快速新器件支持。I/O電平由DAC控制，直接支持低達1.5V的低壓器件。 更先進的波形驅動電路極大抑制工作噪聲,配合IC廠家認證的算法,無論是低電壓器件、二手器件還是低品質器件均能保證極高的編程良品率。編程結果可選擇高低雙電壓校驗,保證結果持久穩固。 支持FLASH、EPROM、EEPROM、MCU、PLD等器件。支持新器件僅需升級軟件（免費）。可測試SRAM、標準TTL/COMS電路，并能自動判斷型號。 自動檢測芯片錯插和管腳接觸不良,避免損壞器件。 完善的過流保護功能,避免損壞編程器。 邏輯測試功能。可測試和自動識別標準TTL/CMOS邏輯電路和用戶自定義測試向量的非標準邏輯電路。 豐富的軟件功能簡化操作，提高效率，避免出錯，對用戶關懷備至。工程（Project）將用戶關于對象器件的各種操作、設置，包括器件型號設定、燒寫文件的調入、配置位的設定、批處理命令等保存在工程文件中，每次運行時一步進入寫片操作。器件型號選擇和文件載入均有歷史（History）記錄，方便再次選擇。批處理（Auto）命令允許用戶將擦除、查空、編程、校驗、加密等常用命令序列隨心所欲地組織成一步完成的單一命令。量產模式下一旦芯片正確插入CPU即自動啟動批處理命令，無須人工按鍵。自動序列號功能按用戶要求自動生成并寫入序列號。借助于開放的API用戶可以在線動態修改數據BUFFER，使每片芯片內容均不同。器件型號選錯，軟件按照實際讀出的ID提示相近的候選型號。自動識別文件格式, 自動提示文件地址溢出。 軟件支持WINDOWS98/ME/NT/2000/XP操作系統（中英文）。 器件型號 編程(秒) 校驗(秒) P+V (s) Type 28F320W18 9 4.5 13.5 32Mb FLASH 28F640W30 18 9 27 64Mb FLASH AM29DL640E 38.3 10.6 48.9 64Mb FLASH MB84VD21182DA 9.6 2.9 12.5 16Mb FLASH MB84VD23280FA 38.3 10.6 48.9 64Mb FLASH LRS1381 13.3 4.6 19.9 32Mb FLASH M36W432TG 11.8 4.6 16.4 32Mb FLASH MBM29DL323TE 17.5 5.5 23.3 32Mb FLASH AT89C55WD 2.1 1 3.1 20KB MCU P89C51RD2B 4.6 0.9 5.5 64KB MCU
上傳時間： 2013-10-18
上傳用戶：suicoe
附件是一款PCB阻抗匹配計算工具，點擊CITS25.exe直接打開使用，無需安裝。附件還帶有PCB連板的一些計算方法，連板的排法和PCB聯板的設計驗驗。 PCB設計的經驗建議: 1.一般連板長寬比率為1：1~2.5：1,同時注意For FuJi Machine:a.最大進板尺寸為:450*350mm, 2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向為優先,考量對稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時,需加補強邊. 5.陰陽板的設計需作特殊考量. 6.工藝邊需根據實際需要作設計調整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設備正常卡壓距離為不少於3mm,及符合實際要求下的連板經濟性. 7.FIDUCIAL MARK或稱光學定位點,一般設計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現象;定位孔設計在板邊,為對稱設計,一般為4個,直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設備>. 10.使用針孔(郵票孔)聯接：需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding機上的夾具穩定工作,還應考慮是否有無影響插件過軌道,及是否影響裝配組裝.
上傳時間： 2013-10-15
上傳用戶：3294322651
