ISO/IEC 14443 標(biāo)準(zhǔn)時每一個從事rfid 13.56Mhz開發(fā)工作的人員需要了解的關(guān)鍵技術(shù)。
上傳時間： 2013-07-02
上傳用戶：shiny3333
H．264/AVC規(guī)范是由國際電聯(lián)(ITU-T)和國際標(biāo)準(zhǔn)化組織(ISO)聯(lián)合制定的新一代視頻編解碼標(biāo)準(zhǔn)。它具有如下四個特點(diǎn)：低碼流，和MPEG2等壓縮技術(shù)相比，在同等圖像質(zhì)量下，采用H.264技術(shù)壓縮后的數(shù)據(jù)量只有MPEG2的1/8；高圖象質(zhì)量，復(fù)雜的算法保證了低碼流條件下圖像仍能保留豐富的細(xì)節(jié)；容錯能力強(qiáng)，提供了解決在不穩(wěn)定網(wǎng)絡(luò)環(huán)境下容易發(fā)生的丟包等錯誤的必要工具；網(wǎng)絡(luò)適應(yīng)性強(qiáng)，提供了網(wǎng)絡(luò)適應(yīng)層，數(shù)據(jù)能在不同網(wǎng)絡(luò)上傳輸。但由此帶來的代價是復(fù)雜度極高的編碼過程，尤其是在嵌入式系統(tǒng)中實現(xiàn)具有很大的挑戰(zhàn)性。 本文主要介紹了基于H.264標(biāo)準(zhǔn)的開源代碼T264向DM642平臺的移植和優(yōu)化。優(yōu)化綜合運(yùn)用了上層和底層的實現(xiàn)方法實現(xiàn)。上層的方法例如使用CCS提供的條件優(yōu)化代碼優(yōu)化功能，使用IMGLIB中高度優(yōu)化的函數(shù)等，其特點(diǎn)是簡便易行，效果良好；底層的實現(xiàn)方法例如使用DM642特有的內(nèi)聯(lián)函數(shù)，用線性匯編的方式實現(xiàn)算法等，特點(diǎn)是提高了代碼運(yùn)行的并行性，但需要對DM642和H.264有很深刻的理解。 目前本設(shè)計已成功完成H.264.算法在DM642開發(fā)板上的運(yùn)行，壓縮QCIF格式視頻的速度隨圖像復(fù)雜度的不同達(dá)到了35-50幀每秒。此后本設(shè)計還繼續(xù)使用優(yōu)化后的編碼器實現(xiàn)了監(jiān)控用視頻服務(wù)器的原型，使得攝像頭采集的視頻數(shù)據(jù)在DM642開發(fā)板上壓縮后傳輸至PC機(jī)，且能夠在PC端用配套的程序成功解碼并播放。
上傳時間： 2013-06-23
上傳用戶：qqiang2006
ISO-ICE-13818-MPEG-2-協(xié)議標(biāo)準(zhǔn)詳解-440頁
上傳時間： 2013-08-03
上傳用戶：michael52
數(shù)字圖像通信的最廣泛的應(yīng)用就是數(shù)字電視廣播系統(tǒng)，與以往的模擬電視業(yè)務(wù)相比，數(shù)字電視在節(jié)省頻譜資源、提高節(jié)目質(zhì)量方面帶來了一場新的革命，而與此對應(yīng)的DVB（Digital Video Broadcasting）標(biāo)準(zhǔn)的建立更是加速了數(shù)字電視廣播系統(tǒng)的大規(guī)模應(yīng)用。DVB標(biāo)準(zhǔn)選定MPEG—2標(biāo)準(zhǔn)作為音頻及視頻的編碼壓縮方式，隨后對MPEG—2碼流進(jìn)行打包形成TS流（transport stream），進(jìn)行多個傳輸流復(fù)用，最后通過不同媒介進(jìn)行傳輸。在DVB標(biāo)準(zhǔn)的傳輸系統(tǒng)中，無論是衛(wèi)星傳輸，電纜傳輸還是地面?zhèn)鬏敚瑸榱吮Ｕ蠄D像質(zhì)量，使數(shù)字節(jié)目在傳輸過程中避免出現(xiàn)因受到各種信道噪聲干擾而出現(xiàn)失真的現(xiàn)象，都采用了信道編碼的方式來保護(hù)傳輸數(shù)據(jù)。信道編碼是數(shù)字通信系統(tǒng)中一個必需的、重要的環(huán)節(jié)。 信道編碼設(shè)計方案的優(yōu)劣決定了DVB系統(tǒng)的成功與否，本文重點(diǎn)研究了DVB系統(tǒng)中的信道編碼算法及其FPGA實現(xiàn)方案，主要進(jìn)行了如下幾項工作： 1）介紹了DVB系統(tǒng)信道編碼的基本概念及特點(diǎn)，深入研究了DVB標(biāo)準(zhǔn)中信道編碼部分的關(guān)鍵技術(shù)，并針對每個信道編碼模塊進(jìn)行工作原理分析、算法分析。 2）根據(jù)DVB信道編碼的特點(diǎn)，重點(diǎn)對信道編碼中四個模塊，包括擾碼、RS編碼、卷積交織編碼和卷積編碼的FPGA硬件實現(xiàn)算法進(jìn)行了比較詳細(xì)的分析，并闡述了每個模塊及QPSK調(diào)制的設(shè)計方案及實現(xiàn)模塊功能的程序流程。 3）在RS（204，188）編碼過程中，利用有限域常數(shù)乘法器的特點(diǎn)，對編碼器進(jìn)行了優(yōu)化，在很大程度上提高了編碼效率，卷積交織器部分采用RAM移位法，實現(xiàn)起來更為簡單且節(jié)省了FPGA器件內(nèi)部資源。 4）設(shè)計以Altera公司的QuartusⅡ為開發(fā)平臺，利用FPGA芯片EP1C6Q240C8完成了信道編碼各模塊及QPSK調(diào)制的硬件實現(xiàn)，通過Verilog HDL描述和時序仿真來驗證算法的可行性，并給出系統(tǒng)設(shè)計中減少毛刺的方法，使系統(tǒng)更為穩(wěn)定。最終的系統(tǒng)仿真結(jié)果表明該系統(tǒng)工作穩(wěn)定，達(dá)到了DVB系統(tǒng)信道編碼設(shè)計的要求。
上傳時間： 2013-06-26
上傳用戶：allen-zhao123
隨著圖像聲納技術(shù)的發(fā)展，對于大數(shù)據(jù)量圖像數(shù)據(jù)的壓縮成為必須要解決的一個課題。本文結(jié)合水聲圖像特點(diǎn)，應(yīng)用VerilogHDL 語言在Quartus Ⅱ軟件環(huán)境下設(shè)計實現(xiàn)了JPEG基本模式編解碼器。 JPEG是國際標(biāo)準(zhǔn)化組織(ISO)和CCITT 聯(lián)合制定的靜態(tài)圖像的壓縮標(biāo)準(zhǔn)，是目前最常使用的圖像存儲格式。 論文首先介紹了JPEG編碼的基本原理，然后根據(jù)編碼的流程從總體結(jié)構(gòu)上對JPEG編碼器進(jìn)行了模塊劃分。對于2D—DCT變換采用了行列分離的快速算法；針對水聲圖像特點(diǎn)采用了DC系數(shù)直接編碼。以一幅真實的水聲圖像作為JPEG編碼器的測試輸入，對編碼器輸出的碼流經(jīng)過軟件編程后正確顯示出了JPEG圖片，并分析了壓縮圖像效果和質(zhì)量。 JPEG解碼器采用了和JPEG編碼器對稱的模塊劃分，2D—IDCT變換同樣采用了行列分離的快速算法；根據(jù)JPEG標(biāo)準(zhǔn)中哈夫曼編碼的特點(diǎn)，哈夫曼解碼采用了濃縮哈夫曼表法，降低了存儲資源，提高了解碼速度。對經(jīng)本文設(shè)計的JPEG解碼器解碼后的圖片和原圖片進(jìn)行了比較分析，結(jié)果表明本設(shè)計滿足要求。
上傳時間： 2013-05-25
上傳用戶：sn2080395
隨著數(shù)字時代的到來，信息化程度的不斷提高，人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調(diào)制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調(diào)制方式，在數(shù)字電視廣播、固定寬帶無線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I(lǐng)域得到了廣泛應(yīng)用。 近年來，集成電路和數(shù)字通信技術(shù)飛速發(fā)展，F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點(diǎn)的通用邏輯開發(fā)芯片，在電子設(shè)計行業(yè)深受歡迎，市場占有率不斷攀升。本文研究基于FPGA與AD9857實現(xiàn)四路QAM調(diào)制的全過程。FPGA實現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號，AD9857實現(xiàn)對四路I/Q信號的調(diào)制，輸出中頻信號。本文具體內(nèi)容總結(jié)如下: 1.介紹國內(nèi)數(shù)字電視發(fā)展?fàn)顩r、國內(nèi)國際的數(shù)字電視標(biāo)準(zhǔn)，并詳細(xì)介紹國內(nèi)有線電視的系統(tǒng)組成及QAM調(diào)制器的發(fā)展過程。 2.研究了QAM調(diào)制原理，其中包括信源編碼、TS流標(biāo)準(zhǔn)格式轉(zhuǎn)換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程，包括能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設(shè)計，其中包括詳細(xì)研究了FPGA與AD9857的電路設(shè)計、在allegro下的PCB設(shè)計及光繪文件的制作，并做成成品。 4.簡單介紹了FPGA的開發(fā)流程。 5.深入研究了基于FPAG代碼開發(fā)，其中主要包括I2C接口實現(xiàn)，ASI到SPI的轉(zhuǎn)換，信道編碼中的TS流包處理、能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實現(xiàn)及AD9857的FPGA控制使其實現(xiàn)四路QAM的調(diào)制。 6.介紹代碼測試、電路測試及系統(tǒng)指標(biāo)測試。 最終系統(tǒng)指標(biāo)測試表明基于FPGA與AD9857的四路DVB-C調(diào)制器基本達(dá)到了國標(biāo)的要求。
上傳時間： 2013-04-24
上傳用戶：sn2080395
H.264/AVC是由ITU和ISO兩大組織聯(lián)合組成的JVT共同制定的一項新的視頻壓縮技術(shù)標(biāo)準(zhǔn)，在較低帶寬上提供高質(zhì)量的圖像傳輸是H.264/AVC的應(yīng)用亮點(diǎn)。在同樣的視覺質(zhì)量前提下，H.264/AVC比H.263和MPEG-4節(jié)約了50％的碼率。但H.264獲得優(yōu)越性能的代價是計算復(fù)雜度的增加，據(jù)估計其編碼的計算復(fù)雜度大約為H.263的3倍，因此很難應(yīng)用于實時視頻處理領(lǐng)域。針對這一現(xiàn)狀，業(yè)內(nèi)做了大量的研究工作，力圖降低其計算復(fù)雜度和提高運(yùn)行效率。比如在運(yùn)動估計方面，國內(nèi)外在這方面的研究已經(jīng)很成熟。而針對幀內(nèi)/幀間預(yù)測編碼的研究卻較少。因此研究預(yù)測模式的快速算法具有理論意義和應(yīng)用價值。 本文在詳細(xì)研究H.264標(biāo)準(zhǔn)視頻壓縮編碼特點(diǎn)基礎(chǔ)上，分析了H.264幀內(nèi)編碼, 幀間編碼及變換，量化技術(shù)的原理及特點(diǎn)，提出了一種基于局部邊緣方向信息的快速幀內(nèi)模式判決算法，通過結(jié)合SAD的模式選擇方法來減少模式選擇數(shù)目。它采用了Sobel梯度算子計算當(dāng)前塊的邊緣信息，累加當(dāng)前塊中屬于同一方向像素點(diǎn)的邊緣矢量構(gòu)造不同模式下的邊緣方向直方圖，以便確定最可能的預(yù)測模式。該算法有效降低了編碼器的運(yùn)算復(fù)雜度，在并未顯著降低編碼性能的情況下提升了編碼器效率。仿真表明：Foreman 圖像序列編碼性能有了提高，其中PSNR平均降低了0.06dB，Bitrate平均降低了19.4％，這大大提高了視頻傳輸?shù)馁|(zhì)量。 另外在幀間預(yù)測模式選擇算法方面進(jìn)行了改進(jìn)研究：按順序?qū)Σ煌愋瓦M(jìn)行判決，有選擇地去比較可能模式，使得在有效減少需判決的模式數(shù)量的同時，結(jié)合小塊模式搜索中途停止準(zhǔn)則來確定最優(yōu)模式。仿真表明：改進(jìn)算法相對與原來算法能夠節(jié)省很多的編碼時間（平均下降了49.3％），但帶來的圖像質(zhì)星的下降（平均下降0.08dB,可以忽略）和碼率較少的增加。 同時在整數(shù)DCT變換模塊中，提出了一種快速蝶形算法，使得對4×4點(diǎn)數(shù)據(jù)做一次變換，只需通過8×8次加法和2×8次移位運(yùn)算便可完成，與原來12×8次加法和4×8次移位相比，新算法大大降低了運(yùn)算復(fù)雜度。 最后介紹FPGA的特點(diǎn)及設(shè)計流程，并實現(xiàn)了H.264編解碼器中變換編碼及量化和熵解碼模塊的硬件。這種基于FPGA所實現(xiàn)的H.264編碼視頻處理模塊設(shè)計具備了成本低，周期短，設(shè)計方法靈活等優(yōu)點(diǎn)，具有廣闊的市場應(yīng)用前景。 仿真表明，通過使用本文提出的幀內(nèi)/幀間速算法方法可使得H.264編碼速度獲得顯著的提高，使H.264 Baseline編碼器能在PC平臺上實現(xiàn)實時編碼。
上傳時間： 2013-07-18
上傳用戶：zukfu
當(dāng)前我國正處在從模擬電視系統(tǒng)向數(shù)字電視系統(tǒng)的轉(zhuǎn)型期，數(shù)字電視用戶數(shù)量激增，其趨勢是在未來的幾年內(nèi)數(shù)字電視將迅速普及。在應(yīng)用逐漸廣泛的數(shù)字電視系統(tǒng)中，監(jiān)控數(shù)字電視服務(wù)正成為一種越來越迫切的需要。然而，目前對于數(shù)字電視并沒有合適的監(jiān)測儀器，因此無法及時方便地診斷出現(xiàn)問題的信號以及隔離需要維修的數(shù)字化設(shè)備。通常只有當(dāng)電視屏幕上的圖像消失時我們才知道數(shù)字信號系統(tǒng)出了問題。幾乎沒有任何線索可以用來找到問題的所在或原因，碼流分析儀器在這種情況下應(yīng)運(yùn)而生。目前在數(shù)字電視系統(tǒng)的前端，通過監(jiān)控了解數(shù)字視頻廣播(DVB)信號和服務(wù)的狀況從而采取措施比通過觀眾的反映而采取措施要主動和及時得多。傳輸流(TS)的測試設(shè)備可使技術(shù)人員分析碼流的內(nèi)部情況，它們在決定未來服務(wù)質(zhì)量和客戶滿意度方面將扮演更重要的角色。 本文著重研究了在DVB廣播電視系統(tǒng)中，DVB-ASI信號的解碼、MPEG-2TS的實時檢錯原理和基于現(xiàn)場可編輯門陣列(FPGA)的實現(xiàn)方法。文章首先闡述了數(shù)字電視系統(tǒng)的一些基本概念，介紹了MPEG-2/DVB標(biāo)準(zhǔn)、ETR101 290標(biāo)準(zhǔn)、異步串行接口(ASI)。然后介紹了FPGA的基本概念與開發(fā)FPGA所使用的軟件工具。最后根據(jù)DVB-ASI接收系統(tǒng)的解碼規(guī)則與MPEG-2TS碼流的結(jié)構(gòu)提出了一套基于FPGA的MPEG-2TS碼流實時分析與檢測系統(tǒng)設(shè)計方案并予以了實現(xiàn)。 在本系統(tǒng)中，F(xiàn)PGA起著核心的作用，主要完成DVB-ASI的解碼、MPEG-2TS碼流檢錯、以及數(shù)字電視節(jié)目專有信息(PSI)提取等功能。本文實現(xiàn)的系統(tǒng)與傳統(tǒng)的碼流分析儀相比具有集成度較高、易擴(kuò)展、便于攜帶、穩(wěn)定性好、性價比高等優(yōu)點(diǎn)。
上傳時間： 2013-06-04
上傳用戶：love1314
射頻識別(RFID，Radio Frequency Identification)是一種利用電磁波雙向傳輸實現(xiàn)自動識別的技術(shù)。近年來，射頻識別技術(shù)在物流、交通、身份識別等生產(chǎn)生活領(lǐng)域的應(yīng)用日益擴(kuò)大。相比于13.56MHz射頻識別系統(tǒng)，915MHz射頻識別系統(tǒng)在識別距離，閱讀速度方面有更大的優(yōu)勢，是目前射頻識別產(chǎn)品研究的熱點(diǎn)。 本文在理解ISO/IEC18000-6C協(xié)議的基礎(chǔ)上，首先研究用于本系統(tǒng)的基本理論，包括射頻識別技術(shù)和嵌入式技術(shù)，提出一款基于ISO/IEC18000-6C協(xié)議的915MHz射頻識別讀卡器的解決方案。在硬件部分，以Intel公司開發(fā)的R1000作為射頻收發(fā)模塊的核心；選用ATMEL公司的ARM處理器AT91SAM7S256作為控制單元的主控制器，在ARM處理器上運(yùn)行μC/OS-II嵌入式實時操作系統(tǒng)，采用多任務(wù)實現(xiàn)和其他功能模塊的通信。軟件部分為系統(tǒng)移植了μC/OS-II操作系統(tǒng)，使用C與匯編語言的混合編程編寫B(tài)ootloader，編寫了各種硬件設(shè)備的驅(qū)動程序，使用C語言實現(xiàn)了串行通信程序，實現(xiàn)與上位機(jī)通信并實現(xiàn)對程序的更新。本文所設(shè)計的射頻識別系統(tǒng)具有模塊化設(shè)計、高可靠性等特點(diǎn)。實驗表明，這種設(shè)計方案能夠達(dá)到ISO/IEC18000-6C協(xié)議要求。
上傳時間： 2013-07-18
上傳用戶：zklh8989
高級數(shù)據(jù)鏈路控制規(guī)程，是由ISO開發(fā)，面向比特的數(shù)據(jù)鏈路層協(xié)議，具有差錯檢測功能強(qiáng)大、高效和同步傳輸?shù)牡忍攸c(diǎn)，是通信領(lǐng)域中應(yīng)用最廣泛的協(xié)議之一。隨著大規(guī)模電路的集成度和工藝水平不斷提高，ARM處理器上的高級數(shù)據(jù)鏈路控制器外設(shè)，幾乎涵蓋了HDLC規(guī)程常用的大部分子集。利用ARM芯片對HDLC通信過程進(jìn)行控制，將具有成本低廉、靈活性好、便于擴(kuò)展為操作系統(tǒng)下的應(yīng)用程序等優(yōu)點(diǎn)。本文在這一背景下，提出了在ARM下實現(xiàn)鏈路層傳輸?shù)姆桨福诜桨钢袑崿F(xiàn)了基于HDLC協(xié)議子集的簡單協(xié)議。 本文以嵌入式的高速發(fā)展為背景，對基于ARM核微處理器的鏈路層通信規(guī)程進(jìn)行研究，闡述了HDLC幀的結(jié)構(gòu)、特點(diǎn)和工作原理，提出了在ARM芯片上實現(xiàn)HDLC規(guī)程的兩種方法，同時給出其設(shè)計方案、關(guān)鍵代碼和調(diào)試方法。其中，重點(diǎn)對無操作系統(tǒng)時中斷模式下，以及基于操作系統(tǒng)時ARM芯片上實現(xiàn)HDLC規(guī)程的方法進(jìn)行了探討設(shè)計。
標(biāo)簽： ARM 高級數(shù)據(jù)鏈路控制規(guī)程
上傳時間： 2013-08-04
上傳用戶：時代將軍
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
