亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

FSP

  • FPGA System Planner (FSP) 手冊

    對于復(fù)雜FPGA系統(tǒng)設(shè)計，尤其是多片F(xiàn)PGA設(shè)計，涉及IO分配，布局規(guī)劃，利用FSP可高效快速完成，較少來回Swap Pins提供效率。FSP 工具是 cadence 公司為了 FPGA/PCB 協(xié)同設(shè)計而推出的一個解決方案工具包。它的主 要工作是由軟件來自動生成、優(yōu)化 FPGA 芯片的管腳分配，提高 FPGA/PCB 設(shè)計的工作效率和連 通性。FSP 完成兩頃重要工作：一、可以自動生成 FPGA 芯片的原理圖符號（symbol）；二、自 動生成、優(yōu)化和更改 FPGA 器件相關(guān)部分的原理圖。一個復(fù)雜的 FPGA/PCB 的設(shè)計，能節(jié)約原理 圖設(shè)計工作 50%-90%的時間，并能節(jié)約大量 PCB 設(shè)計階段 FPGA 管腳交換耗費的時間。

    標(biāo)簽： FSP FPGA Cadence Allegro

    上傳時間： 2022-06-23

    上傳用戶：

  • Allegro FPGA System Planner中文介紹

    　　完整性高的FPGA-PCB系統(tǒng)化協(xié)同設(shè)計工具 　　Cadence OrCAD and Allegro FPGA System Planner便可滿足較復(fù)雜的設(shè)計及在設(shè)計初級產(chǎn)生最佳的I/O引腳規(guī)劃，并可透過FSP做系統(tǒng)化的設(shè)計規(guī)劃，同時整合logic、schematic、PCB同步規(guī)劃單個或多個FPGA pin的最佳化及l(fā)ayout placement，借由整合式的界面以減少重復(fù)在design及PCB Layout的測試及修正的過程及溝通時間，甚至透過最佳化的pin mapping、placement后可節(jié)省更多的走線空間或疊構(gòu)。 　　Specifying Design Intent 　　在FSP整合工具內(nèi)可直接由零件庫選取要擺放的零件，而這些零件可直接使用PCB內(nèi)的包裝，預(yù)先讓我們同步規(guī)劃FPGA設(shè)計及在PCB的placement。  

    標(biāo)簽： Allegro Planner System FPGA

    上傳時間： 2013-11-06

    上傳用戶：wwwe

  • Allegro FPGA System Planner中文介紹

    　　完整性高的FPGA-PCB系統(tǒng)化協(xié)同設(shè)計工具 　　Cadence OrCAD and Allegro FPGA System Planner便可滿足較復(fù)雜的設(shè)計及在設(shè)計初級產(chǎn)生最佳的I/O引腳規(guī)劃，并可透過FSP做系統(tǒng)化的設(shè)計規(guī)劃，同時整合logic、schematic、PCB同步規(guī)劃單個或多個FPGA pin的最佳化及l(fā)ayout placement，借由整合式的界面以減少重復(fù)在design及PCB Layout的測試及修正的過程及溝通時間，甚至透過最佳化的pin mapping、placement后可節(jié)省更多的走線空間或疊構(gòu)。 　　Specifying Design Intent 　　在FSP整合工具內(nèi)可直接由零件庫選取要擺放的零件，而這些零件可直接使用PCB內(nèi)的包裝，預(yù)先讓我們同步規(guī)劃FPGA設(shè)計及在PCB的placement。  

    標(biāo)簽： Allegro Planner System FPGA

    上傳時間： 2013-10-19

    上傳用戶：shaojie2080

主站蜘蛛池模板： 乃东县| 安平县| 靖宇县| 军事| 永清县| 闵行区| 襄汾县| 三门峡市| 西乌| 桦川县| 运城市| 比如县| 蓝田县| 叙永县| 峡江县| 大埔区| 英德市| 囊谦县| 腾冲县| 家居| 灌云县| 鹤庆县| 乌兰县| 蓝田县| 丰镇市| 夏河县| 旺苍县| 东城区| 全州县| 禹州市| 佳木斯市| 临江市| 日土县| 锡林浩特市| 建阳市| 阳原县| 政和县| 大埔县| 天祝| 霍林郭勒市| 利辛县|