在步進(jìn)電機(jī)驅(qū)動方式中，效果最好的是細(xì)分驅(qū)動，當(dāng)今高端的步進(jìn)電機(jī)驅(qū)動器基本都采用這種技術(shù)。步進(jìn)電機(jī)的細(xì)分驅(qū)動技術(shù)是一門綜合了數(shù)字化技術(shù)、集成控制技術(shù)和計(jì)算機(jī)技術(shù)的新技術(shù)，被廣泛應(yīng)用于工業(yè)、科研、通訊、天文等領(lǐng)域。 本文設(shè)計(jì)了一種基于DSP以及FPGA的兩相混合式步進(jìn)電機(jī)SPWM(正弦脈寬調(diào)制)波細(xì)分驅(qū)動系統(tǒng)。在DSP系統(tǒng)中采用TMS320I．F2407A微控制器作為核心控制器件，用軟件產(chǎn)生SPWM波；在FPGA系統(tǒng)中采用FPGA芯片，通過VerilogHDL語言，實(shí)現(xiàn)了SPWM波；在功率驅(qū)動級電路上采用雙極性H橋的驅(qū)動方式。最終實(shí)現(xiàn)了對兩相混合式步進(jìn)電機(jī)SPWM波細(xì)分驅(qū)動，大大提高了步進(jìn)電機(jī)的運(yùn)轉(zhuǎn)性能。 本文介紹了兩相混合式步進(jìn)電機(jī)的工作原理、控制原理以及細(xì)分驅(qū)動的基本原理。通過對恒轉(zhuǎn)矩細(xì)分驅(qū)動的分析，提出了兩相混合式步進(jìn)電機(jī)SPWM波細(xì)分驅(qū)動的方案，并給出了SPWM波產(chǎn)生的數(shù)學(xué)模型。最后，對步進(jìn)電機(jī)的SPWM波細(xì)分驅(qū)動系統(tǒng)進(jìn)行了實(shí)驗(yàn)測量，給出了實(shí)驗(yàn)結(jié)果。 實(shí)驗(yàn)的結(jié)果表明，設(shè)計(jì)的基于DSP與FPGA的SPWM波細(xì)分驅(qū)動系統(tǒng)可以很好地克服電機(jī)低頻振蕩的問題，提高電機(jī)在中、低速運(yùn)行的性能。電機(jī)的掃描范圍與理論值基本接近；微步距在誤差允許的范圍內(nèi)也基本可以滿足要求。
標(biāo)簽： FPGA DSP 步進(jìn)電機(jī)
上傳時間： 2013-04-24
上傳用戶：WANGLIANPO
現(xiàn)代雷達(dá)系統(tǒng)廣泛采用脈沖壓縮技術(shù)，用以解決作用距離與分辨能力之間的矛盾。脈沖壓縮是指雷達(dá)通過發(fā)射寬脈沖，保證足夠的最大作用距離，而接收時，采用相應(yīng)的脈沖壓縮法獲得窄脈沖以提高距離分辨率的過程。同時，數(shù)字信號處理技術(shù)的迅猛發(fā)展和廣泛應(yīng)用，為雷達(dá)脈沖壓縮處理的數(shù)字化實(shí)現(xiàn)提供了可能。 本文主要研究雷達(dá)多波形頻域數(shù)字脈沖壓縮系統(tǒng)的硬件系統(tǒng)實(shí)現(xiàn)。在匹配濾波理論的指導(dǎo)下，成功研制了基于FPGAEP1K100QC208-1和4片高性能ADSP21160M的多波形頻域數(shù)字脈沖壓縮系統(tǒng)。該系統(tǒng)可處理時寬在42μs以內(nèi)、帶寬在5MHz以下的線性調(diào)頻信號(LFM)，非線性調(diào)頻信號(NLFM)和Taylor四相碼信號，且技術(shù)指標(biāo)完全滿足實(shí)用系統(tǒng)的設(shè)計(jì)要求。 本文完成的主要工作和創(chuàng)新之處有：(1)基于雙通道模數(shù)轉(zhuǎn)換器AD10242設(shè)計(jì)高精度數(shù)據(jù)采集電路，為整個脈壓系統(tǒng)的工作提供必要的條件。完成了前端模擬信號輸入電路的優(yōu)化和差分輸入時鐘的產(chǎn)生，以實(shí)現(xiàn)高精度采樣。 (2)根據(jù)協(xié)議和脈壓系統(tǒng)的工作要求，以基于FPGAEP1K100QC208完成系統(tǒng)控制，使整個脈壓系統(tǒng)正確穩(wěn)定地工作。同時以該FPGA生成雙口RAM，實(shí)現(xiàn)數(shù)據(jù)暫存，以匹配采樣速率和脈壓系統(tǒng)頻率。 (3)設(shè)計(jì)基于4片高性能ADSP21160M的緊耦合并行處理系統(tǒng)，以完成多波形頻域數(shù)字脈沖壓縮的全部運(yùn)算工作。4片DSP共享外部總線，且各DSP以鏈路口互連，進(jìn)行數(shù)據(jù)通信。各DSP還使用一個鏈路口連接到接口板DSP，將脈壓結(jié)果送出。 (4)以一片ADSP21160M和一片EP1K100QC208為核心，設(shè)計(jì)輸出板電路，完成數(shù)據(jù)對齊、求模和數(shù)據(jù)向下一級的輸出，并產(chǎn)生模擬輸出。 (5)調(diào)試并改進(jìn)處理板和輸出板。
標(biāo)簽： FPGA DSP 多波形 壓縮系統(tǒng)
上傳時間： 2013-06-11
上傳用戶：qq277541717
本課題設(shè)計(jì)和完成了一套基于DSP+FPGA結(jié)構(gòu)的小波變換實(shí)時圖像處理系統(tǒng)。采用小波算法對圖像進(jìn)行邊緣提取、圖像增強(qiáng)、圖像融合等處理，并在ADSP-BF535上實(shí)現(xiàn)了小波算法，分析了其運(yùn)行小波算法的性能。圖像處理的數(shù)據(jù)量比較大，而且運(yùn)算比較復(fù)雜，DSP的特殊結(jié)構(gòu)和性能很好地滿足了系統(tǒng)實(shí)現(xiàn)的需要，而FPGA的高速性和靈活性也滿足了系統(tǒng)實(shí)時性和穩(wěn)定性的需要，所以采用DSP+FPGA來實(shí)現(xiàn)圖像處理系統(tǒng)是可靠的，也是可行的。系統(tǒng)的硬件設(shè)計(jì)以DSP和FPGA為平臺，DSP實(shí)現(xiàn)算法、管理系統(tǒng)運(yùn)行、并實(shí)現(xiàn)了系統(tǒng)的自啟動；FPGA實(shí)現(xiàn)一些接口、時序控制等，簡化了外圍電路，提高了系統(tǒng)的可靠性。結(jié)果表明，在ADSP-BF535上實(shí)現(xiàn)小波算法，效果良好，而且滿足系統(tǒng)實(shí)時性的要求。最后，總結(jié)了系統(tǒng)的設(shè)計(jì)和調(diào)試經(jīng)驗(yàn)，對調(diào)試時遇到的一些問題進(jìn)行了分析。
標(biāo)簽： FPGA DSP 小波變換 實(shí)時圖像
上傳時間： 2013-04-24
上傳用戶：Kecpolo
在測井過程中，由于測井深度直接影響到其它測井信息的準(zhǔn)確性，所以精確的測井深度變得越來越重要。本文針對現(xiàn)有絞車系統(tǒng)的不足(CPU為單片機(jī)決定其精度不高、缺少完善的深度校正系統(tǒng)等)，首次將DSP與FPGA應(yīng)用到測井絞車系統(tǒng)中，充分利用FPGA硬件資源豐富、速度快及DSP軟件設(shè)計(jì)靈活的特點(diǎn)，使系統(tǒng)硬件、軟件結(jié)構(gòu)更加合理，功能得到增強(qiáng)，性價比進(jìn)一步提高，從而優(yōu)化了整個系統(tǒng)，為今后絞車設(shè)計(jì)提供了新的方法和途徑。 本文相對其它絞車系統(tǒng)的設(shè)計(jì)，主要特點(diǎn)有：設(shè)計(jì)了比較完善的深度校正模塊(深度脈沖校正、根據(jù)磁記號與磁定位信號的校正、由張力等原因引起的電纜形變的校正)。將打標(biāo)和測量一體化。設(shè)計(jì)了方便的通信接口(校正后的深度脈沖及DSP通過RS232與主測井儀的通信)。使用DSP作為CPU并且配合FPGA作預(yù)處理從而提高了測量深度的準(zhǔn)確性。電路采用了可編程邏輯器件，提高了電路工作的可靠性，減小了電路板面積。另外，本文在研究電纜絞車系統(tǒng)的同時，對測井的地面信號處理也進(jìn)行了初步的研究，主要是對趨膚效應(yīng)的校正做了初步的研究。 本文所完成的是一個完整的測量與打標(biāo)系統(tǒng)，通過室內(nèi)與現(xiàn)場實(shí)驗(yàn)，得出該系統(tǒng)具有高精度、高智能化等優(yōu)點(diǎn)。最后，本文對該系統(tǒng)的發(fā)展方向作了展望。
標(biāo)簽： FPGA DSP 絞車 系統(tǒng)研究
上傳時間： 2013-07-08
上傳用戶：星仔
在機(jī)器人學(xué)的研究領(lǐng)域中，如何有效地提高機(jī)器人控制系統(tǒng)的控制性能始終是研究學(xué)者十分關(guān)注的一個重要內(nèi)容。在分析了工業(yè)機(jī)器人的發(fā)展歷程和機(jī)器人控制系統(tǒng)的研究現(xiàn)狀后，本論文的主要目標(biāo)是針對四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人特有的機(jī)械結(jié)構(gòu)和數(shù)學(xué)模型，建立一個新型全數(shù)字的基于DSP和FPGA的機(jī)器人位置伺服控制系統(tǒng)的軟、硬件平臺，實(shí)現(xiàn)對四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人的精確控制。 本論文從實(shí)際情況出發(fā)，首先分析了所研究的四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人的本體結(jié)構(gòu)，并對其抽象簡化得到了它的運(yùn)動學(xué)數(shù)學(xué)模型。在明確了實(shí)現(xiàn)機(jī)器人精確位置伺服控制的控制原理后，我們對機(jī)器人控制系統(tǒng)的諸多可行性方案進(jìn)行了充分論證，并最終決定采用了三級CPU控制的控制體系結(jié)構(gòu)：第一級CPU為上位計(jì)算機(jī)，它實(shí)現(xiàn)對機(jī)器人的系統(tǒng)管理、協(xié)調(diào)控制以及完成機(jī)器人實(shí)時軌跡規(guī)劃等控制算法的運(yùn)算；第二級CPU為高性能的DSP處理器，它輔之以具有高速并行處理能力的FPGA芯片，實(shí)現(xiàn)了對機(jī)器人多個關(guān)節(jié)的高速并行驅(qū)動；第三級CPU為交流伺服驅(qū)動處理器，它實(shí)現(xiàn)了機(jī)器人關(guān)節(jié)伺服電機(jī)的精確三閉環(huán)誤差驅(qū)動控制，以及電機(jī)的故障診斷和自動保護(hù)等功能。此外，我們采用比普通UART速度快得多的USB來實(shí)現(xiàn)上位計(jì)算機(jī)．與下位控制器之間的數(shù)據(jù)通信，這樣既保證了兩者之間連接方便，又有效的提高了控制系統(tǒng)的通信速度和可靠性。 機(jī)器人系統(tǒng)的軟件設(shè)計(jì)包括兩個部分：一是采用VC++實(shí)現(xiàn)的上位監(jiān)控軟件系統(tǒng)，它主要負(fù)責(zé)機(jī)器人實(shí)時軌跡規(guī)劃等控制算法的運(yùn)算，同時完成用戶與機(jī)器人系統(tǒng)之間的信息交互；二是采用C語言實(shí)現(xiàn)的下位DSP控制程序，它主要負(fù)責(zé)接收上位監(jiān)控系統(tǒng)或者下位控制箱發(fā)送的控制信號，實(shí)現(xiàn)對機(jī)器人的實(shí)時驅(qū)動，同時還能夠?qū)崟r的向上位監(jiān)控系統(tǒng)或者下位控制箱反饋機(jī)器人的當(dāng)前狀態(tài)信息。 研究開發(fā)出來的四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人控制器具有控制實(shí)時性好、定位精度高、運(yùn)行穩(wěn)定可靠的特點(diǎn)，它允許用戶通過上位控制計(jì)算機(jī)實(shí)現(xiàn)對機(jī)器人的各種設(shè)定作業(yè)的控制，也可以讓用戶通過機(jī)器人控制箱現(xiàn)場對機(jī)器人進(jìn)行回零、示教等各項(xiàng)操作。
標(biāo)簽： FPGA DSP 實(shí)驗(yàn)室 機(jī)器人控制器
上傳時間： 2013-06-11
上傳用戶：edisonfather
在測井過程中，由于測井深度直接影響到其它測井信息的準(zhǔn)確性，所以精確的測井深度變得越來越重要。本文針對現(xiàn)有絞車系統(tǒng)的不足(CPU為單片機(jī)決定其精度不高、缺少完善的深度校正系統(tǒng)等)，首次將DSP與FPGA應(yīng)用到測井絞車系統(tǒng)中，充分利用FPGA硬件資源豐富、速度快及DSP軟件設(shè)計(jì)靈活的特點(diǎn)，使系統(tǒng)硬件、軟件結(jié)構(gòu)更加合理，功能得到增強(qiáng)，性價比進(jìn)一步提高，從而優(yōu)化了整個系統(tǒng)，為今后絞車設(shè)計(jì)提供了新的方法和途徑。 本文相對其它絞車系統(tǒng)的設(shè)計(jì)，主要特點(diǎn)有：設(shè)計(jì)了比較完善的深度校正模塊(深度脈沖校正、根據(jù)磁記號與磁定位信號的校正、由張力等原因引起的電纜形變的校正)。將打標(biāo)和測量一體化。設(shè)計(jì)了方便的通信接口(校正后的深度脈沖及DSP通過RS232與主測井儀的通信)。使用DSP作為CPU并且配合FPGA作預(yù)處理從而提高了測量深度的準(zhǔn)確性。電路采用了可編程邏輯器件，提高了電路工作的可靠性，減小了電路板面積。另外，本文在研究電纜絞車系統(tǒng)的同時，對測井的地面信號處理也進(jìn)行了初步的研究，主要是對趨膚效應(yīng)的校正做了初步的研究。 本文所完成的是一個完整的測量與打標(biāo)系統(tǒng)，通過室內(nèi)與現(xiàn)場實(shí)驗(yàn)，得出該系統(tǒng)具有高精度、高智能化等優(yōu)點(diǎn)。最后，本文對該系統(tǒng)的發(fā)展方向作了展望。
標(biāo)簽： FPGA DSP 絞車 系統(tǒng)研究
上傳時間： 2013-05-18
上傳用戶：黃華強(qiáng)
本文對基于DSP和FPGA運(yùn)動控制器的設(shè)計(jì)進(jìn)行了研究。主要內(nèi)容如下： （1）深入研究國內(nèi)外運(yùn)動控制技術(shù)的發(fā)展現(xiàn)狀和前景。 （2）規(guī)劃運(yùn)動控制器的硬件和軟件整體研發(fā)方案。 （3）對運(yùn)動控制器的各個功能模塊進(jìn)行硬件設(shè)計(jì)。 （4）對運(yùn)動控制算法和數(shù)字濾波算法進(jìn)行設(shè)計(jì)，編寫控制軟件。 （5）對運(yùn)動控制系統(tǒng)的性能進(jìn)行分析和訪真，調(diào)節(jié)控制器參數(shù)，使運(yùn)動控制系統(tǒng)具有較好的靜態(tài)特性和動態(tài)特性。 （6）構(gòu)建實(shí)驗(yàn)系統(tǒng)，編寫人機(jī)界面軟件，驗(yàn)證運(yùn)動控制器的性能。
標(biāo)簽： FPGA DSP 運(yùn)動控制器
上傳時間： 2013-06-13
上傳用戶：haobin315
近年來，基于DSP和FPGA的運(yùn)動控制系統(tǒng)己成為新一代運(yùn)動控制系統(tǒng)的主流。基于DSP和FPGA的運(yùn)動控制系統(tǒng)不僅具有信息處理能力強(qiáng)，而且具有開放性、實(shí)時性、可靠性的特點(diǎn)，因此在機(jī)器人運(yùn)動控制領(lǐng)域具有重要的應(yīng)用價值。 論文從步行康復(fù)訓(xùn)練器的設(shè)計(jì)與制作出發(fā)，主要進(jìn)行機(jī)器人的運(yùn)動控制系統(tǒng)設(shè)計(jì)和研究。文章首先提出了多種運(yùn)動控制系統(tǒng)的實(shí)現(xiàn)方案。根據(jù)它們的優(yōu)缺點(diǎn)，選定以DSP和FPGA為核心進(jìn)行運(yùn)動控制系統(tǒng)平臺的設(shè)計(jì)。 論文詳細(xì)研究了以DSP和FPGA為核心實(shí)現(xiàn)運(yùn)動控制系統(tǒng)的軟、硬件設(shè)計(jì)，利用DSP實(shí)現(xiàn)運(yùn)動控制系統(tǒng)總體結(jié)構(gòu)與相關(guān)功能模塊，利用FPGA實(shí)現(xiàn)運(yùn)動控制系統(tǒng)地址譯碼電路、脈沖分配電路以及光電編碼器信號處理電路，并對以上電路系統(tǒng)進(jìn)行了功能仿真和時序仿真。 結(jié)果表明，基于DSP和FPGA為核心的運(yùn)動控制系統(tǒng)不僅實(shí)現(xiàn)了設(shè)計(jì)功能要求，同時提高了機(jī)器人運(yùn)動控制系統(tǒng)的開放性、實(shí)時性和可靠性，并大大減小了系統(tǒng)的體積與功耗。
標(biāo)簽： FPGA DSP 機(jī)器人 運(yùn)動控制系統(tǒng)
上傳時間： 2013-06-22
上傳用戶：debuchangshi
隨著微電子技術(shù)和電力電子技術(shù)的飛速發(fā)展，運(yùn)動控制系統(tǒng)正朝著通用化、智能化、微型化的方向發(fā)展。目前，以數(shù)字信號處理器（DSP）和現(xiàn)場可編程門陣列（FPGA）為核心的運(yùn)動控制卡已成為運(yùn)動控制器的發(fā)展主流。它可方便地以插卡形式嵌入PC機(jī)，將PC機(jī)強(qiáng)大的信息處理能力和開放式特點(diǎn)與運(yùn)動控制卡的運(yùn)動控制能力相結(jié)合，具有信息處理能力強(qiáng)、開放程度高、運(yùn)動控制方便、通用性好的特點(diǎn)。因此，本文通過對運(yùn)動控制技術(shù)的深入研究，開發(fā)了一款以DSP和FPGA為主控單元、基于PCI總線的運(yùn)動控制卡。 首先，設(shè)計(jì)了運(yùn)動控制卡硬件電路，對控制卡的DSP和FPGA外圍電路、PCI總線接口電路、模擬量輸出電路、編碼器信號采集電路、通用I/O接口電路等實(shí)現(xiàn)方法進(jìn)行了詳細(xì)討論。 為提高控制卡的硬件集成度和可靠性，通過對FPGA的編程設(shè)計(jì)，在FPGA中實(shí)現(xiàn)了PCI總線目標(biāo)設(shè)備接口控制器、雙端口RAM、DDA精插補(bǔ)電路、DAC接口電路、編碼器信號處理電路和數(shù)字I/O信號處理電路。 基于改進(jìn)的數(shù)字PID控制器和前饋控制，設(shè)計(jì)開發(fā)了運(yùn)動控制卡的位置閉環(huán)伺服控制器，并整定了控制器參數(shù)，獲得良好的伺服控制特性。 最后，采用WinDriver開發(fā)了控制卡的驅(qū)動程序，并詳細(xì)介紹了驅(qū)動程序的開發(fā)流程。
標(biāo)簽： FPGA DSP 運(yùn)動控制卡
上傳時間： 2013-08-01
上傳用戶：00.00
隨著計(jì)算機(jī)與信息技術(shù)的發(fā)展，生物特征識別技術(shù)受到了廣泛的關(guān)注。指紋識別是生物特征識別中的一項(xiàng)重要內(nèi)容，一直以來是國內(nèi)外的研究熱點(diǎn)。 嵌入式自動指紋識別是指指紋識別技術(shù)在嵌入式系統(tǒng)上的應(yīng)用。傳統(tǒng)的嵌入式自動指紋識別系統(tǒng)多采用單片DSP或MIPS處理器來完成算法，由于DSP或MIPS處理器只能根據(jù)程序順序執(zhí)行，在指紋匹配過程中只能和整個庫中的指紋進(jìn)行一一匹配，因此這類系統(tǒng)在處理較大指紋庫時下匹配時間相當(dāng)長。為了克服這個缺點(diǎn)，本文構(gòu)建了浮點(diǎn)DSP和FPGA協(xié)同處理構(gòu)架的硬件平臺，充分利用DSP在計(jì)算上的精確度和FPGA并行處理的特點(diǎn)，由DSP和FPGA共同處理匹配算法。 本文的主要工作如下： 1．設(shè)計(jì)了一個硬件系統(tǒng)，包括DSP處理器、FPGA、指紋傳感器、人機(jī)交互接口和USB1.1接口。同時，還設(shè)計(jì)了各硬件模塊的驅(qū)動程序，為應(yīng)用程序提供控制接口。由于系統(tǒng)中DSP工作頻率為300MHz，其中某些器件的工作頻率達(dá)到了100MHz，因此本文還給出了一些信號完整性分析和PCB設(shè)計(jì)經(jīng)驗(yàn)。 2．編寫了Verilog程序，在FPGA中實(shí)現(xiàn)了9路指紋的并行匹配。由于FPGA本身的局限性，實(shí)現(xiàn)原有匹配算法有很大困難。在簡化原有匹配算法的基礎(chǔ)上本文提出了便于FPGA實(shí)現(xiàn)“粗匹配”算法。此外，還設(shè)計(jì)了用于和DSP通信的接口模塊設(shè)計(jì)。 3．完成了系統(tǒng)應(yīng)用程序設(shè)計(jì)。在使用uC/OS-Ⅱ?qū)崟r操作系統(tǒng)的基礎(chǔ)上設(shè)計(jì)了各系統(tǒng)任務(wù)，通過調(diào)用驅(qū)動程序控制和協(xié)調(diào)各硬件模塊，實(shí)現(xiàn)了自動指紋識別功能。為了便于存放指紋特征信息，設(shè)計(jì)了指紋庫數(shù)據(jù)結(jié)構(gòu)，實(shí)現(xiàn)了指紋庫添加、刪除、編輯的功能。 最終，本系統(tǒng)實(shí)現(xiàn)了高效、快速的進(jìn)行指紋識別，各模塊工作穩(wěn)定。同時，模塊化的軟硬件設(shè)計(jì)使本系統(tǒng)便于進(jìn)行二次開發(fā)，快速應(yīng)用于各種場合。
標(biāo)簽： FPGA DSP 自動 指紋識別系統(tǒng)
上傳時間： 2013-06-05
上傳用戶：guanliya
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
