使用xilinx公司的FPGA實(shí)現(xiàn)了七段碼的定時(shí)器時(shí)鐘程序
標(biāo)簽： xilinx FPGA 七段碼 定時(shí)器
上傳時(shí)間： 2015-05-26
上傳用戶：xjz632
FPGA數(shù)字移相器,編程環(huán)境為QUIRTE2,編程語(yǔ)言采用硬件描述語(yǔ)言vhdl
標(biāo)簽： QUIRTE FPGA vhdl 數(shù)字移相器
上傳時(shí)間： 2013-12-19
上傳用戶：songrui
使用FPGA控制蜂鳴器的程序,用Verilog HDL設(shè)計(jì),可以是蜂鳴器發(fā)出各種不同的聲音
標(biāo)簽： Verilog FPGA HDL 蜂鳴器
上傳時(shí)間： 2013-12-21
上傳用戶：wendy15
? 本書第一章的部分內(nèi)容 第 一 章 Java語(yǔ) 言 的 產(chǎn) 生 及 其 特 點(diǎn) 1.1 Java產(chǎn) 生 的 歷 史 與 現(xiàn) 狀 1.1.1 Java產(chǎn) 生 的 歷 史 Java來(lái) 自 于Sun公 司 的 一 個(gè) 叫Green的 項(xiàng) 目， 其 原 先 的 目 的 是 為 家 用 消 費(fèi) 電 子 產(chǎn) 品 開 發(fā) 一 個(gè) 分 布 式 代 碼 系 統(tǒng)， 這 樣 我 們 可 以 把E-mail發(fā) 給 電 冰 箱、 電 視 機(jī) 等 家 用 電 器， 對(duì) 它 們 進(jìn) 行 控 制， 和 它 們 進(jìn) 行 信 息 交 流。 開 始， 準(zhǔn) 備 采 用C++,但C++太 復(fù) 雜， 安 全 性 差， 最 后 基 于C++開 發(fā) 一 種 新 的 語(yǔ) 言O(shè)ak(Java的 前 身)，Oak是 一 種 用 于 網(wǎng) 絡(luò) 的 精 巧 而 安 全 的 語(yǔ) 言，Sun公 司 曾 依 此 投 標(biāo) 一 個(gè) 交 互 式 電 視 項(xiàng) 目， 但 結(jié) 果 是 被SGI打 敗
標(biāo)簽： Java 1.1 分
上傳時(shí)間： 2015-06-22
上傳用戶：songyue1991
這是一篇介紹藍(lán)芽收發(fā)器IC測(cè)試的相關(guān)文章,蠻有用的文章
標(biāo)簽：
上傳時(shí)間： 2013-12-14
上傳用戶：asdkin
本人編寫的FPGA光電編碼器輸入模塊,沒有實(shí)驗(yàn),但仿真基本實(shí)現(xiàn),希望有參考價(jià)值.
標(biāo)簽： FPGA 編寫 光電編碼器 仿真
上傳時(shí)間： 2015-07-08
上傳用戶：hasan2015
JPEG2000分?jǐn)?shù)位平面編碼器的fpga電路實(shí)現(xiàn)
標(biāo)簽： JPEG 2000 fpga 分
上傳時(shí)間： 2013-12-24
上傳用戶：冇尾飛鉈
利用vhdl實(shí)現(xiàn)FPGA芯片從PS2鍵盤讀出數(shù)據(jù)(0-F) 并在數(shù)碼管上顯示
標(biāo)簽： vhdl FPGA PS2 芯片
上傳時(shí)間： 2015-08-09
上傳用戶：zsjinju
用Verilog實(shí)現(xiàn)基于FPGA的通用分頻器
標(biāo)簽： Verilog FPGA 分頻器
上傳時(shí)間： 2015-08-20
j2me的PushRegister代碼,用來(lái)從服務(wù)器端來(lái)向客戶端發(fā)送信息
標(biāo)簽： PushRegister j2me
上傳時(shí)間： 2014-01-19
上傳用戶：plsee
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
