<button id="o8o88"></button>
語音識別技術是信息技術領域的重要發展方向之一,小詞匯量非特定人孤立詞語音識別是語音識別領域中一個具有廣泛應用背景的分支,在家電遙控、智能玩具、人機交互等領域有著重要的應用價值.語音識別芯片從20世紀90年代開始出現,目前的語音識別芯片都是以DSP為核心集成的語音識別系統,算法主要通過軟件實現,為了提高速度和降低成本,下一代語音識別芯片將設計成軟硬件協同實現,本文的目的是使用全硬件方法實現語音識別算法,為軟硬件協同實現的方案提供參考.本論文主要完成了以下工作:(1)在選定的FPGA平臺上,完成了整個系統的硬件設計.(2)對于硬件中難于實現而且占用較多資源的乘法器、求對數、求平方根以及快速傅立葉變換等關鍵模塊,本文都根據電路的具體特點,給出了巧妙的實現方案,完成了算法需要的功能.(3)設計中使用了模塊復用和流水線技術.(4)根據設計結果,給出了各個模塊占用的硬件資源和運行速度.實驗結果表明,本文所設計的硬件系統能夠正常工作,在速度和面積方面都達到了設計要求.
上傳時間： 2013-06-12
上傳用戶：01010101
合成孔徑雷達的實時信號處理系統,可以分成相對獨立的幾個階段,即A/D變換和緩存、距離向預處理器、方位向預處理器、距離向壓縮處理、轉置存儲器、方位向壓縮處理、逆轉置存儲器.合成孔徑雷達預處理的目的,就是緩解高處理數據率和低傳輸數據率的矛盾,使得在不太影響成像質量的前提下,盡量減少傳輸的數據率,有利于后續處理的硬件實現,做到實時處理.論文結合電子所合成孔徑雷達實時成像處理系統,設計開發了基于Xilinx Virtex-E FPGA的星載SAR高速預處理板,該信號處理板處理能力強,結構緊湊,運行效率高;其硬件電路的設計思路和結構形式有很強的通用性和使用價值.論文重點研究了預處理的核心部分—固定系數FIR濾波器的設計問題.而固定系數FIR濾波器的實現問題的重點又是FPGA內部的固定系數FIP濾波器實現問題,針對FPGA內部的查找表資源,我們選擇目前流行的分布式算法來實現FIR濾波器的設計.對比于預處理器中其他濾波器設計方案,基于FPGA分布式算法的FIR濾波器的設計,避免了乘累加運算,提高了系統運行的速度并且節省了大量的FPGA資源.并且由于FPGA可編程的特性,所以可以靈活的改變濾波器的系數和階數.所設計的電路簡單高速,工作正常、可靠,完全滿足了預處理器設計的技術要求.隨著超大規模集成電路技術,高密度存儲器技術,計算機技術的發展,一個全數字化的機載實時成像處理系統的研制,已經不是非常困難的事情了.而在現有條件下,全數字化的高分辨率星載實時成像處理系統的研制,將是一個非常具有挑戰意義的課題,論文以星載SAR的預處理器設計為例,拋磚引玉,希望對未來全數字化星載實時成像處理系統的研制起到一定參考價值.
上傳時間： 2013-07-03
上傳用戶：lanhuaying
隨著通信技術和計算機技術的發展，多媒體的應用與服務越來越廣泛，視頻壓縮編碼技術也隨之成為非常重要的研究領域。運動估計是視頻壓縮編碼中的一項關鍵技術。由于視頻編碼系統的復雜性主要取決于運動估計算法，因此如何找到一種可靠、快速、性能優良的運動估計算法一直是視頻壓縮編碼的研究熱點。運動估計在視頻編碼器中承擔的運算量最大、控制最為復雜，由于對視頻編碼的實時性要求，因此運動估計模塊一般都采用硬件來設計。 本文的目的是在FPGA芯片上設計實現一種更優的易于硬件實現的塊匹配運動估計算法——二步搜索算法。全文首先討論了塊匹配運動估計理論及其主要技術指標，介紹了運動估計技術在MPEG-4中的應用，然后在對典型的運動估計算法進行分析比較的基礎上討論了一種性能和硬件實現難易度綜合指數較高的二步搜索算法。本文對已有的用于全搜索算法實現的VLSI結構進行了改進，設計了符合二步搜索算法要求的FPGA實現結構，并在對其理論分析之后，對實現該算法的運動估計模塊進行了功能模塊的劃分，并運用VerilogHDL硬件描述語言、ISE及Modelsim開發工具在Spartan-IIEXC2S300eFPGA芯片上完成了對各功能模塊的設計、實現與時序仿真。最后，對整個運動估計模塊進行了仿真測試，給出了其在FPGA上搭建實現后的時序仿真波形圖與占用硬件資源情況，通過對時序仿真結果可知本文設計的各功能模塊工作正常，并且能夠協同工作，整個運動估計模塊能夠正確的實現二步搜索運動估計算法，并輸出正確的運動估計結果；通過對占用硬件資源及時鐘頻率情況的分析驗證了本文設計的二步搜索運動估計算法的FPGA實現結構具備先進性和實時可實現性。
上傳時間： 2013-05-27
上傳用戶：wpt
隨著通信網的發展和用戶需求的提高,光纖通信中的PDH體系逐漸被SDH體系所取代.SDH光纖通信系統以其通信容量大、傳輸性能好、接口標準、組網靈活方便、管理功能強大等優點獲得越來越廣泛的應用.但是在某些對傳輸容量需求不大的場合,SDH的巨大潛力和優越性無法發揮出來,反而還會造成帶寬浪費.相反,PDH因其容量適中,配置靈活,成本低廉和功能齊全,可針對客戶不同需要設計不同的方案,在某些特定的接入場合具有一定的優勢.本課題根據現實的需要,提出并設計了一種基于PDH技術的多業務單片FPGA傳輸系統.系統可以同時提供12路E1的透明傳輸和一個線速為100M以太網通道,主要由一塊FPGA芯片實現大部分功能,該解決方案在集成度、功耗、成本以及靈活性等方面都具有明顯的優勢.本文首先介紹數字通信以及數字復接原理和以太網的相關知識,然后詳細闡述了本系統的方案設計,對所使用的芯片和控制芯片FPGA做了必要的介紹,最后具體介紹了系統硬件和FPGA編碼設計,以及后期的軟硬件調試.歸納起來,本文主要具體工作如下:1.實現4路E1信號到1路二次群信號的復分接,主要包括全數字鎖相環、HDB3-NRZ編解碼、正碼速調整、幀頭檢測和復分接等.2.將以太網MII接口來的25M的MII信號通過碼速變換到25.344M,進行映射.3.將三路二次群信號和變換過的以太網MII信號進行5b6b編解碼,以利于在光纖上傳輸.4.高速時提取時鐘采用XILINX的CDR方案.并對接收到的信號經過5b6b解碼后,分接出各路信號.
上傳時間： 2013-07-23
上傳用戶：lansedeyuntkn
現場可編程門陣列(FPGA)是近年來迅速發展起來的新型可編程器件。隨著它的不斷應用和發展，也使電子設計的規模和集成度不斷提高。同時也帶來了電子系統設計方法和設計思想的不斷推陳出新。 隨著數字電子技術的發展，數字信號處理的理論和技術廣泛的應用于通訊、語音處理、計算機和多媒體等領域。快速傅里葉變換(FFT)作為數字信號處理的核心技術之一，是離散傅里葉變換的運算時間縮短了幾個數量級。FFT已經成為現代信號處理的重要理論之一。 該文的目的就是研究如何應用FPGA實現FFT算法，研制具有自己知識產權的FFT信號處理器具有重要的理論意義和實用意義。 設計采用基4算法設計了一個具有實用價值的FFT實時硬件處理器。其中使用了改進的CORDIC流水線結構設計了FFT的蝶型運算單元，將硬件不易于實現、運算緩慢的乘法單元轉換成硬件易于實現、運算快捷的加法單元。并根據基4算法的尋址特點設計了簡單快速的地址發生器。整體采用流水線的工作方式，并將雙端口RAM、只讀ROM全部內置在FPGA芯片內部，使整個系統的數據交換和處理速度得以提高。 整個設計利用ALTERA公司提供的QUARTUSⅡ4.0開發軟件，采用先進的層次化設計思想，使用一片FPGA芯片完成了整個FFT處理器的電路設計。整體設計經過時序仿真和硬件仿真，運行速度達到100MHz以上。
上傳時間： 2013-07-01
上傳用戶：FFAN
DFT(Discrete Fourier Transformation)是數字信號分析與處理如圖形、語音及圖像等領域的重要變換工具,直接計算DFT的計算量與變換區間長度N的平方成正比.當N較大時,因計算量太大,直接用DFT算法進行譜分析和喜好的實時處理是不切實際的.快速傅里葉變換(Fast Fourier Transformation,簡稱FFT)使DFT運算效率提高1~2個數量級.本文的目的就是研究如何應用FPGA這種大規模可編程邏輯器件實現FFT的算法.本設計主要采用先進的基-4DIT算法研制一個具有實用價值的FFT實時硬件處理器.在FFT實時硬件處理器的設計實現過程中,利用遞歸結構以及成組浮點制運算方式,解決了蝶形計算、數據傳輸和存儲操作協調一致問題.合理地解決了位增長問題.同時,采用并行高密度乘法器和流水線(pipeline)工作方式,并將雙端口RAM、只讀ROM全部內置在FPGA芯片內部,使整個系統的數據交換和處理速度得以很大提高,實際合理地解決了資源和速度之間相互制約的問題.本設計采用Verilog HDL硬件描述語言進行設計,由于在設計中采用Xilinx公司提供的稱為Core的IP功能塊極大地提高了設計效率.
上傳時間： 2013-06-20
上傳用戶：小碼農lz
現代IC設計中，隨著設計規模的擴大和復雜度的增長，驗證成為最嚴峻的挑戰之一。在現代ASIC設計中，很難用單一的驗證方法來對復雜芯片進行有效的驗證，為了將設計錯誤減少到可接受的最小量，需要將一系列的驗證方法和工具結合起來。 在64位全定制嵌入式CPU設計過程中，使用了多種驗證技術和方法，并將FPGA驗證作為ASIC驗證的重要補充，加強了設計正確的可靠性。 論文首先介紹了64位CPU的結構，結合選用的Xilinx的Virtex
上傳時間： 2013-04-24
上傳用戶：003030
頻率合成技術廣泛應用于通信、航空航天、儀器儀表等領域，目前，常用的頻率合成技術有直接頻率合成、鎖相頻率合成和直接數字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法，是頻率合成的一次革命。全數字化的DDS技術由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩定度高等優點而成為現代頻率合成技術中的佼佼者。隨著數字集成電路、微電子技術和EDA技術的深入研究，DDS技術得到了飛速的發展。 DDS是把一系列數字量化形式的信號通過D/A轉換形成模擬量形式的信號的合成技術。主要是利用高速存儲器作查尋表，然后通過高速D/A轉換產生已經用數字形式存入的正弦波(或其它任意波形)。一個典型的DDS系統應包括以下三個部分：相位累加器可以時鐘的控制下完成相位的累加；相位一幅度碼轉換電路一般由ROM實現；D/A轉換電路，將數字形式的幅度碼轉換成模擬信號。 現場可編程門陣列(FPGA)設計靈活、速度快，在數字專用集成電路的設計中得到了廣泛的應用。本論文主要討論了如何利用FPGA來實現一個DDS系統，該DDS系統的硬件結構是以FPGA為核心實現的，使用Altera公司的Cyclone系列FPGA。 文章首先介紹了頻率合成器的發展，闡述了基于FPGA實現DDS技術的意義；然后介紹了DDS的基本理論；接著介紹了FPGA的基礎知識如結構特點、開發流程、使用工具等；隨后介紹了利用FPGA實現直接數字頻率合成(DDS)的原理、電路結構、優化方法等。重點介紹DDS技術在FPGA中的實現方法，給出了部分VHDL源程序。采用該方法設計的DDS系統可以很容易地嵌入到其他系統中而不用外接專用DDS芯片，具有高性能、高性價比，電路結構簡單等特點；接著對輸出信號頻譜進行了分析，特別是對信號的相位截斷誤差和幅度量化誤差進行了詳細的討論，由此得出了改善系統性能的幾種方法；最后給出硬件實物照片和測試結果，并對此作了一定的分析。
上傳時間： 2013-04-24
上傳用戶：yx007699
伴隨著多媒體顯示和傳輸技術的發展,人們獲得了越來越高的視聽享受。從傳統的模擬電視,到標清、高清、全高清。與顯示技術發展結伴而行的是顯示接口技術的發展,從模擬的AV端子,S-Video和VGA接口,到數字顯示的DVI接口,技術上經歷了一個從模擬到數字,從并行到串行,從低速到高速的發展過程。 HDMI是最新的高清晰度多媒體接口,它的規范由Silicon Image等七家公司提出,具有帶寬大,尺寸小,傳輸距離長和支持正版保護等功能,符合當今技術的發展潮流,一經推出,就獲得了巨大的成功。成為平板顯示器、高清電視等設備的標準接口之一,并獲得了越來越廣泛的應用。 從上世紀80年代XILINX發明第一款FPGA芯片以來,FPGA就以其體系結構和邏輯單元靈活,運算速度快,編程方便等優點廣泛應用與IC設計、系統控制、視頻處理、通信系統、航空航天等諸多方面。 本文利用ALTERA的一款高端FPGA芯片EP2S180F1508C3為核心,配合Silicon Image的專用HDMI接收芯片搭建了一個HDMI的接收顯示平臺。針對HDMI帶寬寬,數據量大的特點,使用了新型的DDR2 SDRAM作為視頻信號的輸入和輸出緩沖。在硬件板級設計上,針對HDMI和DDR2的相關高速電路,采用了一系列的高速電路設計方法,有效的避免了信號的反射,串擾等不良現象。同時在對HDMI規范和DDR2 SDRAM時序規范的深入研究的基礎上,在ALTERA的開發平臺QUARTUSII上編寫了系統的頂層模塊和相關各功能子模塊,并仿真通過。 論文的主要工作和創新點表現在以下幾個方面： 1、論文研究了最新的HDMI接口規范和新型存儲器件DDR2的時序規范。 2、論文搭建的整個系統相當龐大,涉及到相關的規范、多種芯片的資料、各種工具軟件的使用、原理圖的繪制和PCB板的布局布線,直至后期的編程仿真,花費了作者大量的時間和精力。 3、論文首次使用FPGA來處理HDMI信號且直接驅動顯示器件,區別于-般的ASIC方案。 4、論文對高速電路特別是的DDR2布局布線,采用了一系列的專門措施,具有一定的借鑒價值。
上傳時間： 2013-06-22
上傳用戶：784533221
隨著電力電子變流技術的不斷發展，各種先進的控制技術層出不窮。控制器也從過去的模擬電路時代逐漸進入到全數字控制時代。但是MCU/DSP等通用控制器本身串行程序流工作模式的限制，在實現復雜算法時往往難以滿足系統要求的快速性與實時性的要求，FPGA的出現為解決這個問題提供了一個新的方向。 本文首先對三相PWM整流器系統進行了研究。在查閱大量國內外文獻資料的基礎上，對整流器及其控制器的國內外發展現狀及研究趨勢做了詳細的研究，并對課題研究的意義有了更深入的認識。接下來對三相電壓型整流器的拓撲結構、數學模型、整流器的控制技術進行了分析。文中所采用的滯環電流控制算法具有結構簡單，電流響應速度快，不依賴系統參數，系統魯棒性好的特點。運用matlab仿真軟件，對該控制方法進行了仿真。然后對FPGA的發展歷程、應用、分類、開發工具、語言等內容進行了介紹。最后對滯環控制算法進行了模塊劃分，將其劃分為PI算法模塊，限幅與指令電流生成模塊，滯環比較模塊，PWM脈沖生成及死區保護模塊，AD控制及數據儲存模塊，并在Quartus II軟件環境下，使用VHDL語言通過編程實現模塊化設計。實踐證明，采用FPGA來實現PWM整流器控制算法是可行的。
上傳時間： 2013-04-24
上傳用戶：Ruzzcoy
