隨著數(shù)字視頻廣播的發(fā)展，觀眾將會面對越來越多綜合或專門頻道的選擇，欣賞到更高品質，更多服務的節(jié)目。而廣播業(yè)者則要為這些節(jié)目的版權購買，制作而承受更高的成本，單純的廣告收入已經(jīng)不夠。要求對用戶收取一定的收視費用，而另一方面，調查也顯示用戶是愿意預付一定費用以獲得更好服務的。條件接受系統(tǒng)(Conditional Access system)就是為了商業(yè)目的而對某些廣播服務實施接入控制，決定一個數(shù)字接受設備能否將特定的廣播節(jié)目展現(xiàn)給最終用戶的系統(tǒng)。CA技術要求既能使用戶自由選擇收看節(jié)目又能保護廣播業(yè)者的利益，確算只有已支付了或即將支付費用的用戶才能收看到所選的電視節(jié)目。在數(shù)字電視領域中，CA系統(tǒng)無疑將成為發(fā)展新服務的必需條件。但是在不同的運營商可能會使用不同的CA系統(tǒng)，在不同的CA系統(tǒng)之間進行互操作所必需共同遵守的最基本條件是：通用的加擾算法。每個用戶接收設備中應集成相應的解擾模塊。在我國國家標準--數(shù)字電視條件接收系統(tǒng)GY/Z 175-2001的附錄H中有詳細的描述。 FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎上進一步發(fā)展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點?？梢哉f，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 首先本文簡要介紹CA系統(tǒng)的目的和組成，F(xiàn)PGA的結構和原理，優(yōu)勢。然后介紹了利用FPGA來實現(xiàn)CA系統(tǒng)主要組成部分即加擾的原理和步驟，分析算法，劃分邏輯結構，軟件仿真，劃分硬件模塊，硬件性能分析，驗證平臺構建，硬件實現(xiàn)等。 然后對以上各個部分做詳細的闡述。同時為了指導FPGA設計，給出了FPGA的結構和原理與FPGA設計的基本原則、設計的基本技巧、設計的基本流程； 最后給出了該加擾系統(tǒng)的測試與驗證方法以及驗證和測試結果。
上傳時間： 2013-06-22
上傳用戶：chongchong2016
圖像縮放在圖像處理領域中，發(fā)揮著重要作用。圖像的分辨率調整和格式變換，都需要用到圖像縮放技術。隨著多媒體技術和大規(guī)模集成電路的發(fā)展，利用硬件實現(xiàn)視頻圖像無級縮放已成為圖像處理研究的一個重要課題。 圖像縮放通常由插值算法實現(xiàn)。傳統(tǒng)的插值算法由于實現(xiàn)原理的局限性，在縮放時容易引起邊緣鋸齒或細節(jié)模糊現(xiàn)象。針對傳統(tǒng)插值算法的這個不足，出現(xiàn)了許多基于邊緣改進的算法。但這些算法一般只能完成2k倍數(shù)插值，無法真正做到基于邊緣的無級縮放。 為了實現(xiàn)基于邊緣改進的無級縮放，本文做了如下五個方面的研究工作： 1.系統(tǒng)回顧了圖像縮放技術，包括傳統(tǒng)圖像縮放技術和多邊緣檢測插值，分析了這些圖像縮放技術的優(yōu)缺點。 2.重點研究了新興的方向多項式插值算法，該算法能夠真正完成基于邊緣改進的無級縮放。 3.提出改進的方向多項式插值算法(IOPI算法)，該算法針對硬件實現(xiàn)，做了兩個方面改進：提出EDV算法，簡化邊緣方向的確定；提出Cubic6逼近插值算法(A-Cubic6算法)，改善平坦區(qū)域縮放效果。其中的EDV算法通過加減、比較模塊，完成邊緣方向的確定。相比原算法中的乘除法、直方圖計算，大大簡化了硬件實現(xiàn)，降低了硬件實現(xiàn)成本。A-Cubic6算法利用查找表簡化了Cubic6點插值算法的實現(xiàn)，而且明顯改善了非邊緣區(qū)域的縮放效果。 4.研究縮放算法與圖像質量的評價方法。比較、分析各算法的軟件仿真結果，得出結論：本文提出的IOPI算法在平坦區(qū)域和邊緣區(qū)域都具有比其它算法更突出的效果。 5.結合實時視頻處理要求，研究了IOPI算法的FPGA實現(xiàn)。已完成最近鄰域插值和A-Cubic6算法的FPGA實現(xiàn)，可以在硬件平臺上穩(wěn)定工作。
上傳時間： 2013-06-05
上傳用戶：2728460838
為了克服傳統(tǒng)的局部特征匹配算法對噪聲和圖像灰度非線性變換敏感的不足，提出了基于SIFT（Scale Invariant Feature Transform）描述算子的特征匹配算法。該算法首先
上傳時間： 2013-04-24
上傳用戶：hphh
極值型中值濾波算法在高噪聲率下的濾波效果不是很好，主要原因有以下兩個：首先，濾波窗口中過多的噪聲點會使窗口中的點在排序時產生中值偏移；其次是高噪聲率環(huán)境下，可能序列中值本身就是是噪聲點。對此，本文提出
上傳時間： 2013-06-26
上傳用戶：小小小熊
建立在數(shù)據(jù)率轉換技術之上的寬帶數(shù)字偵察接收機要求能夠實現(xiàn)高截獲概率、高靈敏度、近乎實時的信號處理能力。雙信號數(shù)據(jù)率轉換技術是寬帶數(shù)字偵察接收機關鍵技術之一，是解決寬帶數(shù)字接收機中前端高速ADC采樣的高速數(shù)據(jù)流與后端DSP處理速度之間瓶頸問題的可行方案。測頻技術以及帶通濾波，即寬帶數(shù)字下變頻技術，是實現(xiàn)數(shù)據(jù)率轉換系統(tǒng)的關鍵技術。本文首先介紹了寬帶數(shù)字偵察接收關鍵技術之一的數(shù)據(jù)率轉換技術，著重研究了快速、高精度雙信號測頻算法以及實驗系統(tǒng)硬件實現(xiàn)。論文主要工作如下： (1)分析了現(xiàn)代電子偵察環(huán)境下的信號特征，指出寬帶數(shù)字接收機必須滿足寬監(jiān)視帶寬、流水作業(yè)以及近實時的響應時間。給出了一種頻率引導式的數(shù)字接收機方案，簡要介紹這種接收機的關鍵技術——快速、高精度頻率估計以及高效的數(shù)據(jù)率轉換。 (2)介紹了FFT技術在測頻算法中的應用，比較了FFT專用芯片及其優(yōu)點和缺點，指出為了滿足實時處理要求，必須選用FPGA設計FFT模塊。 (3)在分析常規(guī)的插值算法基礎上，提出了一種單信號的快速插值頻率估計方法，只需三個FFT變換系數(shù)的實部構造頻率修正項，計算量低。該方法具有精度高、測頻速率快的特點。 (4)基于DFT理論和自相關理論，提出了結合FFT和自相關的雙信號頻率估計算法。該方法先用DFT估計其中一個信號的頻率和幅度，以此頻率對信號解調并對消該頻率成分，最后利用自相關理論估計出另一個信號的頻率。 (5)基于DFT理論和FFT技術，研究了信號平方與FFT結合的雙信號頻率估計算法。根據(jù)信號中兩頻率分量的幅度比，只需一次一維平方信號譜峰搜索，就可以得到雙信號的和頻與差頻分量的估計值，并利用插值技術提高測頻精度。該算法能夠精確地估計頻率間隔小的雙信號頻率，且容易地擴展到復信號，F(xiàn)PGA硬件實現(xiàn)容易。 (6)基于現(xiàn)代譜分析理論，研究了基于AR(2)模型的雙信號頻率估計算法。方法在利用AR(2)模型系數(shù)估計雙正弦信號頻率之和的同時，利用FFT快速測頻算法估計其中強信號分量的頻率值。算法仿真驗證和性能分析表明了提出的算法能快速高精度地估計雙信號頻率。 (7)給出了基于頻譜重心算法的雷達雙信號頻率估計的FPGA硬件實現(xiàn)架構，并進行了時序仿真。 (8)討論了雙信號帶寬匹配接收系統(tǒng)的硬件設計方案，給出了快速測頻及帶寬估計模塊設計。
上傳時間： 2013-06-02
上傳用戶：youke111
快速傅立葉變換(FFT)是數(shù)字信號處理中的重要內容之一，是很多信號處理過程中的核心算法。本文先總結了快速傅立葉變換的一些常用算法，并綜合種種因素，采用了基2按頻率抽取算法作為實現(xiàn)算法，然后將以現(xiàn)場可編程門陣列(FPGA)和以DSP處理器這兩種實現(xiàn)數(shù)字信號處理的方式進行了比較，指出了各自的優(yōu)點和不足之處。最后以FPGA芯片XCS200為硬件平臺，以ISE6為軟件平臺，利用VHDL語言描述的方式實現(xiàn)了512點16Bit復數(shù)的快速傅立葉變換系統(tǒng)，并進行了仿真、綜合等工作。仿真結果表明其計算結果達到了一定的精度，運行速度可以滿足一般實時信號處理的要求。
標簽： FPGA 傅立葉 變換實現(xiàn)
上傳時間： 2013-06-08
上傳用戶：cylnpy
本文主要對基于FPGA芯片的橢圓曲線密碼算法的實現(xiàn)及優(yōu)化設計進行了研究。由于點乘運算極大影響了橢圓曲線密碼系統(tǒng)的加/解密速度，本文對點乘運算的FPGA設計進行了重點優(yōu)化。首先比較分析了三種點乘算法，從運算復雜度的角度確定了蒙哥馬里算法是最利于FPGA芯片實現(xiàn)的。然后根據(jù)蒙哥馬里算法，用VerilogHDL語言實現(xiàn)了基于FPGA芯片的橢圓域中的基本運算(模加、模乘、模平方和模逆)。通過三種模乘算法在FPGA上的實現(xiàn)，設計出一種串并混合的乘法器，達到了面積與速度的最佳匹配。 本文利用Modelsim對本課題設計的硬件系統(tǒng)進行了仿真實驗，驗證了所設計的硬件系統(tǒng)完成了橢圓曲線密碼算法在FPGA上的實現(xiàn)。最后使用SynplifyPro進行綜合及布局布線，綜合報告文件證明了本課題所設計的ECC加密系統(tǒng)達到了優(yōu)化芯片速度和面積的目的。
上傳時間： 2013-04-24
上傳用戶：thuyenvinh
本文主要研究基于FPGA的高速流水線工作方式的FFT實現(xiàn)。圍繞這個目標利用Xilinx公司VIRTEX_Ⅱ系列FPGA，及其提供的ISE設計工具、modelsim仿真工具、Synplify綜合工具及MATLAB，完成了流水線工作方式的FFT中基于每一階運算單元的高效復數(shù)乘法器的設計、各階控制單元的設計、數(shù)據(jù)存儲器的設計，從而完成1024點流水線工作方式的FFT，達到工作在50MHZ時鐘頻率的設計要求。
上傳時間： 2013-04-24
上傳用戶：KSLYZ
相對于JPEG中二維離散余弦變換(2DDCT)來說，在JPEG2000標準中，二維離散小波變換(2DDWT)是其圖像壓縮系統(tǒng)的核心變換。在很多需要進行實時處理圖像的系統(tǒng)中，如數(shù)碼相機、遙感遙測、衛(wèi)星通信、多媒體通信、便攜式攝像機、移動通信等系統(tǒng)，需要用芯片實現(xiàn)圖像的編解碼壓縮過程。雖然有許多研究工作者對圖像處理的小波變換進行了研究，但大都只偏重算法研究，對算法硬件實現(xiàn)時的復雜性考慮較少，對圖像處理的小波變換硬件實現(xiàn)的研究也較少?！ ”疚尼槍D像處理的小波變換算法及其硬件實現(xiàn)進行了研究。對文獻[13]提出的“內嵌延拓提升小波變換”(Combiningthedata-extensionprocedureintothelifting-basedDWTcore)快速算法進行仔細分析，提出一種基于提升方式的5/3小波變換適合硬件實現(xiàn)的算法，在MATLAB中仿真驗證了該算法，證明其是正確的。并設計了該算法的硬件結構，在MATLAT的Simulink中進行仿真，對該結構進行VHDL語言的寄存器傳輸級(RTL)描述與仿真，成功綜合到Altera公司的FPGA器件中進行驗證通過。本算法與傳統(tǒng)的小波變換的邊界處理方法比較：由于將其邊界延拓過程內嵌于小波變換模塊中，使該硬件結構無需額外的邊界延拓過程，減少小波變換過程中對內存的讀寫量，從而達到減少內存使用量，降低功耗，提高硬件利用率和運算速度的特點。本算法與文獻[13]提出的算法相比較：無需增加額外的硬件計算模塊，又具有在硬件實現(xiàn)時不改變原來的提升小波算法的規(guī)則性結構的特點。這種小波變換硬件芯片的實現(xiàn)不僅適用于JPEG2000的5/3無損小波變換，當然也可用于其它各種實時圖像壓縮處理硬件系統(tǒng)。
上傳時間： 2013-06-13
上傳用戶：jhksyghr
作者研究了當前流行的縮放算法，對圖像紋理相關性大小和邊緣方向的判斷上提出了一種新的方法，并在此基礎上發(fā)展了一套適用于數(shù)字視頻芯片的圖像縮放算法。仿真結果表明此算法由優(yōu)于目前流行的圖像縮放算法。 介紹了FPGA的開發(fā)工作大致可以分為設計和驗證兩大部分，在具體開發(fā)流程上可以根據(jù)要求靈活控制。縮放芯片的開發(fā)可以分為：芯片結構設計、時鐘系統(tǒng)設計、存儲器讀寫控制、IP核復用設計、計算精度控制等方面的電路設計。在設計完成各級子模塊以后拼接各子?？焱瓿烧麄€縮放模塊的設計。通過測試發(fā)現(xiàn)設計中存在的缺陷，修改再測試，最終完成整個模塊的設計?！ ?/p>
上傳時間： 2013-05-31
上傳用戶：tdyoung
