在嵌入式系統(tǒng)的開發(fā)過程中，仿真器是一個(gè)必不可少的開發(fā)工具。特別是對(duì)于初級(jí)嵌入式系統(tǒng)開發(fā)工程師，借助一個(gè)功能強(qiáng)大的仿真器進(jìn)行開發(fā)工作，可以達(dá)到事半功倍的效果。一個(gè)嵌入式仿真、調(diào)試系統(tǒng)支持單步執(zhí)行、設(shè)置斷點(diǎn)、觀察變量?jī)?nèi)容及寄存器內(nèi)容等功能。開發(fā)人員可以通過各類調(diào)試功能觀察變量和寄存器的變化，從而可以很清楚的了解整個(gè)程序運(yùn)行的狀況，及時(shí)的調(diào)整和修改程序，并不需要反復(fù)的向芯片燒寫程序，就可以完成對(duì)于程序的調(diào)試工作。 @@ 本文在分析了目前市場(chǎng)上常用仿真器的設(shè)計(jì)原理的基礎(chǔ)上，提出了以三星公司的S3C44BO ARM7處理器為主CPU，通過以太網(wǎng)接口進(jìn)行數(shù)據(jù)傳輸?shù)腁RMJTAT仿真器的設(shè)計(jì)方案。利用這種仿真器進(jìn)行程序調(diào)試，不僅可以大幅度的提高下載速度，還可以實(shí)現(xiàn)仿真器資源的共享，而且調(diào)試時(shí)程序是在目標(biāo)板上運(yùn)行，仿真更接近于目標(biāo)硬件。 @@ 文中首先對(duì)于傳統(tǒng)仿真器的設(shè)計(jì)原理、作用、存在的問題進(jìn)行了研究，然后提出了基于S3C44BO的以太網(wǎng)接口的ARM-JTAG仿真器的設(shè)計(jì)。該仿真器的設(shè)計(jì)主要分為以下幾步：第一，提出總體設(shè)計(jì)方案，包括硬件的設(shè)計(jì)及軟件的設(shè)計(jì)。第二，詳細(xì)介紹該仿真器的硬件結(jié)構(gòu)設(shè)計(jì)和程序開發(fā)過程，其中特別對(duì)以太網(wǎng)接口的設(shè)計(jì)進(jìn)行了研究。第三，總結(jié)了該仿真器的功能、特點(diǎn)。 @@關(guān)鍵詞：仿真器；S3C44BO；以太網(wǎng)接口；JTAG；LwIP
標(biāo)簽： ARMJTAG 以太網(wǎng)接口 仿真器
上傳時(shí)間： 2013-06-16
上傳用戶：253189838
本文提出了一種高速Viterbi譯碼器的FPGA實(shí)現(xiàn)方案。這種Viterbi譯碼器的設(shè)計(jì)方案既可以制成高性能的單片差錯(cuò)控制器，也可以集成到大規(guī)模ASIC通信芯片中，作為全數(shù)字接收的一部分。 本文所設(shè)計(jì)的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在，本文在加一比一選模塊中采用了全并行結(jié)構(gòu)的設(shè)計(jì)方法，這種方法雖然增加了硬件的使用面積，卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設(shè)計(jì)方法，與寄存器交換法相比，回溯算法更適用于FPGA開發(fā)設(shè)計(jì)。為了提高譯碼性能，減小譯碼差錯(cuò)，本文采用較大譯碼深度的回溯算法以保證幸存路徑進(jìn)行合并。實(shí)現(xiàn)了基于FPGA的誤碼測(cè)試儀，在FPGA內(nèi)部完成誤碼驗(yàn)證和誤碼計(jì)數(shù)的工作。 與基于軟件實(shí)現(xiàn)譯碼過程的DSP芯片不同，F(xiàn)PGA芯片完全采用硬件平臺(tái)對(duì)Viterbi譯碼器加以實(shí)現(xiàn)，這使譯碼速率得到很大的提升。針對(duì)于具體的FPGA硬件實(shí)現(xiàn)，本文采用了硬件描述語言VHDL來完成設(shè)計(jì)。通過對(duì)譯碼器的綜合仿真和FPGA實(shí)現(xiàn)驗(yàn)證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達(dá)到60Mbps。
上傳時(shí)間： 2013-04-24
上傳用戶：181992417
卷積碼是無線通信系統(tǒng)中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法，它具有譯碼效率高、速度快等特點(diǎn)，被認(rèn)為是卷積碼的最佳譯碼算法。本文的主要內(nèi)容是在FPGA上實(shí)現(xiàn)約束長度為9，碼率為1/2，采用軟判決方式的Viterbi譯碼器。 本文首先介紹了卷積碼的基本概念，闡述了Viterbi算法的原理，重點(diǎn)討論了決定Viterbi算法復(fù)雜度和譯碼性能的關(guān)鍵因素，在此基礎(chǔ)上設(shè)計(jì)了采用“串-并”結(jié)合運(yùn)算方式的Viterbi譯碼器，并在Altera EP1C20 FPGA芯片上測(cè)試通過。本文的主要工作如下： 1.對(duì)輸入數(shù)據(jù)采用了二比特四電平量化的軟判決方式，對(duì)歐氏距離的計(jì)算方法進(jìn)行了簡(jiǎn)化，以便于用硬件電路方式實(shí)現(xiàn)。 2.對(duì)ACS運(yùn)算單元采用了“串-并”結(jié)合的運(yùn)算方式，和全并行的設(shè)計(jì)相比，在滿足譯碼速度的同時(shí)，節(jié)約了芯片資源。本文中提出了一種路徑度量值存儲(chǔ)器的組織方式，簡(jiǎn)化了控制模塊的邏輯電路，優(yōu)化了系統(tǒng)的時(shí)序。 3.在幸存路徑的選擇輸出上采用了回溯譯碼方法，與傳統(tǒng)的寄存器交換法相比，減少了寄存器的使用，大大降低了功耗和設(shè)計(jì)的復(fù)雜度。 4.本文中設(shè)計(jì)了一個(gè)仿真平臺(tái)，采用Modelsim仿真器對(duì)設(shè)計(jì)進(jìn)行了功能仿真，結(jié)果完全正確。同時(shí)提出了一種在被測(cè)設(shè)計(jì)內(nèi)部插入監(jiān)視器的調(diào)試方法，巧妙地利用了Matlab算法仿真程序的輸出結(jié)果，提高了追蹤錯(cuò)誤的效率。 5.該設(shè)計(jì)在Altera EP1C20 FPGA芯片上通過測(cè)試，最大運(yùn)行時(shí)鐘頻率110MHz，最大譯碼輸出速率10.3Mbps。 本文對(duì)譯碼器的綜合結(jié)果和Altera設(shè)計(jì)的Viterbi譯碼器IP核進(jìn)行了性能比較，比較結(jié)果證明本文中設(shè)計(jì)的Viterbi譯碼器具有很高的工程實(shí)用價(jià)值。
標(biāo)簽： Viterbi FPGA 軟判決 譯碼器
上傳時(shí)間： 2013-07-23
上傳用戶：葉山豪
51單片機(jī)定時(shí)器時(shí)間計(jì)算工具，即是計(jì)算定時(shí)器溢出時(shí)間TH0，TL0也是研究51單片機(jī)定時(shí)器的軟件模形。軟件中分析了定時(shí)器的工作流程和寄存器功能。可以助你更深刻的了解51單片機(jī)定時(shí)器。
標(biāo)簽： 51定時(shí)器 計(jì)算
上傳時(shí)間： 2013-06-13
上傳用戶：wengtianzhu
51單片機(jī)定時(shí)器時(shí)間計(jì)算工具，即是計(jì)算定時(shí)器溢出時(shí)間TH0，TL0也是研究51單片機(jī)定時(shí)器的軟件模形。軟件中分析了定時(shí)器的工作流程和寄存器功能。可以助你更深刻的了解51單片機(jī)定時(shí)器。
標(biāo)簽： 51定時(shí)器 計(jì)算
上傳時(shí)間： 2013-05-24
上傳用戶：Aidane
附件是51mini仿真器中文使用手冊(cè)，其中包括有51mini的驅(qū)動(dòng)，USB安裝指南及USB驅(qū)動(dòng)程序。 2003 年 SST 公司推出了 SST89C54/58 芯片，并且在官方網(wǎng)站公布了單片機(jī)仿真程序，配合 KEIL 可以實(shí)現(xiàn)標(biāo) 準(zhǔn) 51 內(nèi)核芯片的單步調(diào)試等等，從而實(shí)現(xiàn)了一個(gè)簡(jiǎn)單的 51 單片機(jī)仿真方案，將仿真器直接拉低到一顆芯片的價(jià) 格。 但是， 1 分錢 1 分貨，這個(gè)仿真方案由于先天的缺陷存在若干重大問題： 占用 p30,p31 端口 占用定時(shí)器 2 占用 8 個(gè) sp 空間 運(yùn)行速度慢 最高通信速度只有 38400，無法運(yùn)行 c 語言程序。（由于 c 語言程序會(huì)調(diào)用庫文件，每單步一次 的時(shí)間足夠你吃個(gè)早飯） 所以，網(wǎng)上大量銷售的這種這種仿真器最多只能仿真跑馬燈等簡(jiǎn)單程序，并沒有實(shí)際使用價(jià)值。51mini 是深 圳市學(xué)林電子有限公司開發(fā)生產(chǎn)的具有自主知識(shí)產(chǎn)權(quán)的新一代專業(yè)仿真器，采用雙 CPU 方案，一顆負(fù)責(zé)和 KEIL 解 釋，另外一顆負(fù)責(zé)運(yùn)行用戶程序，同時(shí)巧妙利用 CPU 的 P4 口通信，釋放 51 的 P30,P31，完美解決了上述問題， 體積更小，是目前價(jià)格最低的專業(yè)級(jí)別 51 單片機(jī)仿真器，足以勝任大型項(xiàng)目開發(fā)。 51mini仿真器創(chuàng)新設(shè)計(jì)： 1 三明治夾心雙面貼片，體積縮小到只有芯片大小，真正的“嵌入式”結(jié)構(gòu)。 2 大量采用最新工藝和器件，全貼片安裝，進(jìn)口鉭電容，貼片電解。 3 采用快恢復(fù)保險(xiǎn)，即便短路也可有效保護(hù)。 4 單 USB 接口，無需外接電源和串口，臺(tái)式電腦、無串口的筆記本均適用。三 CPU 設(shè)計(jì)，采用仿真芯片＋監(jiān)控 芯片＋USB 芯片結(jié)構(gòu)，是一款真正獨(dú)立的仿真器，不需要依賴開發(fā)板運(yùn)行。 5 下載仿真通訊急速 115200bps，較以前版本提高一個(gè)數(shù)量級(jí)(10 倍以上)，單步運(yùn)行如飛。 6 不占資源，無限制真實(shí)仿真（32 個(gè) IO、串口、T2 可完全單步仿真），真實(shí)仿真 32 條 IO 腳，包括任意使用 P30 和 P31 口。 7 兼容 keilC51 UV2 調(diào)試環(huán)境支持單步、斷點(diǎn)、隨時(shí)可查看寄存器、變量、IO、內(nèi)存內(nèi)容。可仿真各種 51 指 令兼容單片機(jī)，ATMEL、Winbond、INTEL、SST、ST 等等。可仿真 ALE 禁止，可仿真 PCA，可仿真雙 DPTR，可仿真 硬件 SPI。媲美 2000 元級(jí)別專業(yè)仿真器！ 8 獨(dú)創(chuàng)多聲響和 led 指示實(shí)時(shí)系統(tǒng)狀態(tài)和自檢。 9 獨(dú)創(chuàng)長按復(fù)位鍵自動(dòng)進(jìn)入脫機(jī)運(yùn)行模式，這時(shí)仿真機(jī)就相當(dāng)于目標(biāo)板上燒好的一個(gè)芯片，可以更加真實(shí)的運(yùn) 行。這種情況下實(shí)際上就變了一個(gè)下載器，而且下次上電時(shí)仍然可以運(yùn)行上次下載的程序。 USB 驅(qū)動(dòng)的安裝 第一步：用隨機(jī) USB 通訊電纜連接儀器的 USB 插座和計(jì)算機(jī) USB口；顯示找到新硬件向?qū)Вx擇“從列表或指定位置安裝（高級(jí)）”選項(xiàng)，進(jìn)入下一步； 第二步：選擇“在搜索中包括這個(gè)位置”，點(diǎn)擊“瀏覽”，定位到配套驅(qū)動(dòng)光盤的驅(qū)動(dòng)程序文件夾，如 E:\驅(qū)動(dòng)程序\XLISP 驅(qū)動(dòng)程序\USBDRIVER2.0\，進(jìn)入下一步； 第三步：彈出“硬件安裝”對(duì)話框，如果系統(tǒng)提示“沒有通過Windows 徽標(biāo)測(cè)試…”，不用理會(huì)，點(diǎn)擊“仍然繼續(xù)”，向?qū)Ъ撮_始安裝軟件；然后彈出“完成找到新硬件向?qū)?rdquo;對(duì)話框，點(diǎn)擊完成。 第四步：系統(tǒng)第二次彈出“找到新的硬件向?qū)?rdquo;對(duì)話框，重復(fù)以上幾個(gè)步驟； 右下角彈出對(duì)話框“新硬件已安裝并可以使用了”，表明 USB 驅(qū)動(dòng)已成功安裝。你可以進(jìn)入系統(tǒng)的：控制面板\系統(tǒng)\硬件\設(shè)備管理器中看到以下端口信息， 表示系統(tǒng)已經(jīng)正確的安裝了 USB 驅(qū)動(dòng)。
上傳時(shí)間： 2013-11-02
上傳用戶：貓愛薛定諤
CAT9554 是一款基于I2C 和SMBus 接口的8 位通用型輸入輸出(GPIO)擴(kuò)展器件，采用CMOS 工藝，一定程度上可緩解I/O 口緊張問題。CAT9554 由以下部分組成：一個(gè)輸入寄存器、一個(gè)輸出寄存器、一個(gè)配置寄存器、一個(gè)極性反轉(zhuǎn)寄存器和一個(gè)兼容I²C 與SMBus 的接口。系統(tǒng)主控制器可以通過寫CAT9554 的配置寄存器來配置任何一個(gè)引腳的輸入輸出狀態(tài)，同時(shí)也可以通過寫極性反轉(zhuǎn)寄存器來反轉(zhuǎn)任意一個(gè)引腳的輸入電平狀態(tài)。
上傳時(shí)間： 2013-11-19
上傳用戶：nunnzhy
課程簡(jiǎn)介 定時(shí)器/計(jì)數(shù)器簡(jiǎn)介定時(shí)器/計(jì)數(shù)器特殊功能寄存器功能講解定時(shí)器/計(jì)數(shù)器工作方式定時(shí)器/計(jì)數(shù)器相關(guān)計(jì)算定時(shí)器計(jì)數(shù)器應(yīng)用操作流程定時(shí)器/計(jì)數(shù)器程序?qū)嵗O(shè)計(jì)1定時(shí)器/計(jì)數(shù)器程序?qū)嵗O(shè)計(jì)2課后作業(yè)
標(biāo)簽： Wang1jin 零 單片機(jī) 分
上傳時(shí)間： 2013-11-18
上傳用戶：lz4v4
DAC0832是一個(gè)8位D/A轉(zhuǎn)換器芯片，單電源供電，從+5V～+15V均可正常工作，基準(zhǔn)電壓的范圍為±10V，電流建立時(shí)間為1μs，CMOS工藝，低功耗20mW。其內(nèi)部結(jié)構(gòu)如圖9.1所示，它由1個(gè)8位輸入寄存器、1個(gè)8位DAC寄存器和1個(gè)8位D/A轉(zhuǎn)換器組成和引腳排列如圖1所示。 • DAC0832工作方式• ADC0809工作方式要求掌握：• MCS-51單片機(jī)與D/A轉(zhuǎn)換器的接口連接• MCS-51單片機(jī)與A/D轉(zhuǎn)換器的接口連接• 初始化編程及應(yīng)用了解：• 典型D/A轉(zhuǎn)換器芯片DAC0832的管腳功能• 典型A/D轉(zhuǎn)換器芯片ADC0809的管腳功能
標(biāo)簽： MCS 51 單片機(jī) 轉(zhuǎn)換器
上傳時(shí)間： 2014-01-14
上傳用戶：zl520l
帶您從零學(xué)單片機(jī)之定時(shí)器部分 課程簡(jiǎn)介1定時(shí)器/計(jì)數(shù)器簡(jiǎn)介2定時(shí)器/計(jì)數(shù)器特殊功能寄存器功能講解3 定時(shí)器/計(jì)數(shù)器工作方式4定時(shí)器/計(jì)數(shù)器相關(guān)計(jì)算5定時(shí)器計(jì)數(shù)器應(yīng)用操作流程6定時(shí)器/計(jì)數(shù)器程序?qū)嵗O(shè)計(jì)17定時(shí)器/計(jì)數(shù)器程序?qū)嵗O(shè)計(jì)28課后作業(yè)
上傳時(shí)間： 2013-11-08
上傳用戶：tiantian
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
