亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

Dvb-SI

  • dvb-s2x

    dvb-s2x標(biāo)準(zhǔn)的bch碼仿真程序,matlab版本

    標(biāo)簽: dvb-s 2x

    上傳時間: 2018-12-20

    上傳用戶:digitallife_wj

  • DVB-FPGA

    dvb_fpga  DVB發(fā)端FPGA相關(guān)參考代碼

    標(biāo)簽: DVB-FPGA

    上傳時間: 2020-04-11

    上傳用戶:風(fēng)且行吖

  • 納米Si薄膜場發(fā)射壓力傳感器研究.pdf

    納米Si薄膜場發(fā)射壓力傳感器研究.pdf

    標(biāo)簽: 壓力傳感器

    上傳時間: 2022-01-14

    上傳用戶:

  • Allegro-PCB-SI-一步一步學(xué)會前仿真.pdf

    Allegro PCB SI的前仿真  前仿真,顧名思義,就是布局或布線前的仿真,是以優(yōu)化信號質(zhì)量、避免信號完整性和電源完整性為目的,  在眾多的影響因素中,找到可行的、乃至最優(yōu)化的解決方案的分析和仿真過程。簡單的說,前仿真要做到兩件  事:其一是找到解決方案;其二是將解決方案轉(zhuǎn)化成規(guī)則指導(dǎo)和控制設(shè)計。  一般而言,我們可以通過前仿真確認(rèn)器件的IO特性參數(shù)乃至型號的選擇,傳輸線的阻抗乃至電路板的疊層,  匹配元件的位置和元件值,傳輸線的拓?fù)浣Y(jié)構(gòu)和分段長度等。  使用Allegro PCB SI進(jìn)行前仿真的基本流程如下:  ■ 準(zhǔn)備仿真模型和其他需求  ■ 仿真前的規(guī)劃  ■ 關(guān)鍵器件預(yù)布局  ■ 模型加載和仿真配置  ■ 方案空間分析  ■ 方案到約束規(guī)則的轉(zhuǎn)化  2.1 準(zhǔn)備仿真模型和其他需求  在本階段,我們需要為使用Allegro PCB SI進(jìn)行前仿真做如下準(zhǔn)備工作:PCB 打板,器件代采購,貼片,一站式服務(wù)!www.massembly.com  麥斯艾姆,最貼心的研發(fā)伙伴! www.massembly.com  研發(fā)樣

    標(biāo)簽: allegro pcb

    上傳時間: 2022-02-09

    上傳用戶:slq1234567890

  • allegro 基礎(chǔ)仿真,Allegro PCB SI 一步一步學(xué)會前仿真

    allegro SI仿真基本步驟,適合新手

    標(biāo)簽: Allegro PCB

    上傳時間: 2022-05-25

    上傳用戶:

  • 高速電路板級SI、PI、EMI設(shè)計

    現(xiàn)代電路設(shè)計不斷朝高速、高密度、低電壓、大電流趨勢發(fā)展,信號完整性(Signal Integrity,SI)、電源完整性(Power Integrity,Pl)和電磁兼容(Electromagnetic Compatibility,EMC)問題日益突出。傳統(tǒng)設(shè)計方法顯得力不從心,需綜合三者間相互影響進(jìn)行協(xié)同設(shè)計。本文首先介紹了高速電路SI、PI及EMC問題,接著重點分析了SI-PI協(xié)同仿真分析技術(shù)以及系統(tǒng)EMC權(quán)衡策略。通過對SSN耦合機制的分析,討論了SI與PI之間的相互影響,并提出了兩種用于SI-PI協(xié)同仿真的簡化模型。在此基礎(chǔ)上開發(fā)了SI-PI協(xié)同仿真分析工具——SI-PI Co-sim Tool,并以DDR3內(nèi)存仿真分析為例介紹了工具的應(yīng)用。本文對SI-PI協(xié)同建模仿真技術(shù)的分析,直觀展示了電源噪聲對信號傳輸質(zhì)量的影響,在此基礎(chǔ)上開發(fā)的SI-PI協(xié)同分析工具可很好地輔助高速電路設(shè)計。

    標(biāo)簽: 高速電路板 si pi emi

    上傳時間: 2022-07-25

    上傳用戶:

  • DVBSS2調(diào)制器的設(shè)計及其FPGA實現(xiàn).rar

    數(shù)字高清電視是當(dāng)前世界上最先進(jìn)的圖像壓縮編碼技術(shù)和數(shù)字傳輸技術(shù)的結(jié)合,是高技術(shù)競爭的焦點之一。其中,信道處理系統(tǒng)及其相關(guān)芯片更是集中了數(shù)字信號處理、前向糾錯編解碼等數(shù)字電視傳輸?shù)暮诵募夹g(shù),成為設(shè)計和開發(fā)整個數(shù)字電視系統(tǒng)的關(guān)鍵技術(shù)之一。本文以衛(wèi)星數(shù)字電視的信道處理系統(tǒng)為對象,結(jié)合國際通行的DVB-S/S2標(biāo)準(zhǔn),研究了該系統(tǒng)在發(fā)射端的設(shè)計與實現(xiàn)所涉及到的一系列內(nèi)容。 本文介紹了數(shù)字電視的發(fā)展概況和主要標(biāo)準(zhǔn),特別是對我國衛(wèi)星電視的發(fā)展進(jìn)行了詳細(xì)的介紹。然后,本文DVB-S/S2信道處理系統(tǒng)的基本原理進(jìn)行了介紹和分析,主要包括RS碼、卷積碼、BCH碼、LDPC碼等的差錯編碼的基本原理,以及基帶信號處理的基本原理。在此基礎(chǔ)上對兩種系統(tǒng)的傳輸性能和DVB-S2的后向兼容系統(tǒng)分別進(jìn)行了基于Matlab的仿真。最后闡述了基于FPGA的DVB-S調(diào)制器的信道編碼和調(diào)制實現(xiàn),按功能對DVB-S/S2信道編碼過程進(jìn)行模塊分解,并針對每個模塊進(jìn)行工作原理分析、算法分析、HDL描述、時序仿真及FPGA實現(xiàn)。DVB-S/S2調(diào)制器的核心是信道編碼和調(diào)制部分,利用FPGA在數(shù)字信號處理方面的優(yōu)勢,本文重點對其中的幾個關(guān)鍵模塊,包括RS編碼、卷積交織器、卷積編碼、BCH編碼、LDPC編碼等的實現(xiàn)算法進(jìn)行了比較詳細(xì)的分析,并通過HDL描述和時序仿真來驗證算法正確性。

    標(biāo)簽: DVBSS2 FPGA 調(diào)制器

    上傳時間: 2013-07-10

    上傳用戶:gmh1314

  • 數(shù)字電視傳輸系統(tǒng)中LDPC碼編碼器的研究與FPGA實現(xiàn).rar

    自香農(nóng)先生于1948年開創(chuàng)信息論以來,經(jīng)過將近60年的發(fā)展,信道編碼技術(shù)已經(jīng)成為通信領(lǐng)域的一個重要分支,各種編碼技術(shù)層出不窮。目前廣泛研究的低密度奇偶校驗(LDCP)碼是由R.G.Gallager先生提出的一種具有逼近香農(nóng)限性能的優(yōu)秀糾錯碼,并已在數(shù)字電視、無線通信、磁盤存儲等領(lǐng)域得到大量應(yīng)用。 目前數(shù)字電視已經(jīng)成為最熱門的話題之一,用手機看北京奧運,已經(jīng)成為每一個中國人的夢想。最近兩年我國頒布了兩部與數(shù)字電視有關(guān)的通信標(biāo)準(zhǔn),分別是數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)(DMB-TH)和移動多媒體(CMMB)即俗稱的手機電視標(biāo)準(zhǔn)。數(shù)字電視正與每個人走得越來越近,我國預(yù)期在2015年全面實現(xiàn)數(shù)字電視并停止模擬電視的播出。作為數(shù)字電視標(biāo)準(zhǔn)的核心技術(shù)之一的前向糾錯碼技術(shù)已經(jīng)成為眾多科研單位的研究熱點,相應(yīng)的編解碼芯片更成為重中之重。在DMB-TH標(biāo)準(zhǔn)中用到了LDPC碼和BCH碼的級聯(lián)編碼方式,在CMMB標(biāo)準(zhǔn)中用到了LDPC碼和RS碼的級聯(lián)編碼方式,在DVB-S2標(biāo)準(zhǔn)中用到了LDPC碼和BCH碼的級聯(lián)編碼方式。 本論文以目前最重要的三個與數(shù)字電視相關(guān)的標(biāo)準(zhǔn):數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)(DMB-TH)、手機電視標(biāo)準(zhǔn)(CMMB)以及數(shù)字衛(wèi)星電視廣播標(biāo)準(zhǔn)(DVB-S2)為切入點,深入研究它們的編碼方式,設(shè)計了這三個標(biāo)準(zhǔn)中的LDPC碼編碼器,并在FPGA上實現(xiàn)了前兩個標(biāo)準(zhǔn)的編碼芯片,實現(xiàn)了DMB-TH標(biāo)準(zhǔn)中0.4、0.6以及0.8三種碼率的復(fù)用。在研究CMMB標(biāo)準(zhǔn)中編碼器設(shè)計時,提出一種改進(jìn)的LU分解算法,該分解方式適合任意的H矩陣,具有一定的廣泛性。測試結(jié)果表明,芯片邏輯功能完全正確,速度和資源消耗均達(dá)到了標(biāo)準(zhǔn)的要求,具有一定的商用價值。

    標(biāo)簽: LDPC FPGA 數(shù)字電視

    上傳時間: 2013-07-07

    上傳用戶:327000306

  • 基于FPGA與AD9857的四路DVBC調(diào)制器的設(shè)計.rar

    隨著數(shù)字時代的到來,信息化程度的不斷提高,人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調(diào)制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調(diào)制方式,在數(shù)字電視廣播、固定寬帶無線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I(lǐng)域得到了廣泛應(yīng)用。 近年來,集成電路和數(shù)字通信技術(shù)飛速發(fā)展,F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點的通用邏輯開發(fā)芯片,在電子設(shè)計行業(yè)深受歡迎,市場占有率不斷攀升。本文研究基于FPGA與AD9857實現(xiàn)四路QAM調(diào)制的全過程。FPGA實現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號,AD9857實現(xiàn)對四路I/Q信號的調(diào)制,輸出中頻信號。本文具體內(nèi)容總結(jié)如下: 1.介紹國內(nèi)數(shù)字電視發(fā)展?fàn)顩r、國內(nèi)國際的數(shù)字電視標(biāo)準(zhǔn),并詳細(xì)介紹國內(nèi)有線電視的系統(tǒng)組成及QAM調(diào)制器的發(fā)展過程。 2.研究了QAM調(diào)制原理,其中包括信源編碼、TS流標(biāo)準(zhǔn)格式轉(zhuǎn)換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程,包括能量擴散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設(shè)計,其中包括詳細(xì)研究了FPGA與AD9857的電路設(shè)計、在allegro下的PCB設(shè)計及光繪文件的制作,并做成成品。 4.簡單介紹了FPGA的開發(fā)流程。 5.深入研究了基于FPAG代碼開發(fā),其中主要包括I2C接口實現(xiàn),ASI到SPI的轉(zhuǎn)換,信道編碼中的TS流包處理、能量擴散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實現(xiàn)及AD9857的FPGA控制使其實現(xiàn)四路QAM的調(diào)制。 6.介紹代碼測試、電路測試及系統(tǒng)指標(biāo)測試。 最終系統(tǒng)指標(biāo)測試表明基于FPGA與AD9857的四路DVB-C調(diào)制器基本達(dá)到了國標(biāo)的要求。

    標(biāo)簽: FPGA 9857 DVBC

    上傳時間: 2013-04-24

    上傳用戶:sn2080395

  • 基于FPGA的TS流復(fù)用器及其接口的設(shè)計與實現(xiàn).rar

    在數(shù)字電視系統(tǒng)中,MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié),所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過復(fù)用打包成傳輸流傳輸出去。目前,只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù),能夠采用MPEG-2可變碼率統(tǒng)計復(fù)用方法提高帶寬利用率,保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間,市場潛力巨大,因此對復(fù)用器的研究開發(fā)非常重要。本文針對復(fù)用器及其接口技術(shù)進(jìn)行研究并設(shè)計出成形產(chǎn)品。 文中首先對MPEG-2標(biāo)準(zhǔn)及NIOS Ⅱ軟核進(jìn)行分析。重點研究了復(fù)用器中的部分關(guān)鍵技術(shù):PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗算法,給出了實現(xiàn)方法,并通過了硬件驗證。然后對復(fù)用器中主要用到的AsI接口和DS3接口進(jìn)行了分析與研究,給出了設(shè)計方法,并通過了硬件驗證。 本文的主要工作如下: ●首先對復(fù)用器整體功能進(jìn)行詳細(xì)分析,并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計方案。 ●在FPGA上采用c語言實現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實現(xiàn)快速的PID映射方法,并根據(jù)FPGA特點給出一種新的PID映射方法,減少了邏輯資源的使用,提高了穩(wěn)定性。 ●采用Verilog設(shè)計了SI信息提取與重構(gòu)的硬件平臺,并用c語言實現(xiàn)了SDT表的提取與重構(gòu)算法,在FPGA中成功實現(xiàn)了動態(tài)分配內(nèi)存空間。 ●在FPGA上實現(xiàn)了.ASI接口,主要分析了位同步的實現(xiàn)過程,實現(xiàn)了一種新的快速實現(xiàn)字節(jié)同步的設(shè)計。 ●在FPGA上實現(xiàn)了DS3接口,提出并實現(xiàn)了一種兼容式DS3接口設(shè)計。并對幀同步設(shè)計進(jìn)行改進(jìn)。 ●完成部分PCB版圖設(shè)計,并進(jìn)行調(diào)試監(jiān)測。 本復(fù)用器設(shè)計最大特點是將軟件設(shè)計和硬件設(shè)計進(jìn)行合理劃分,硬件平臺及接口采用Verilog語言實現(xiàn),PSI信息算法主要采用c語言實現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計更加靈活,且軟件設(shè)計與硬件設(shè)計可同時進(jìn)行,極大的提高了工作效率。 整個項目設(shè)計采用verilog和c兩種語言完成,采用Altera公司的FPGA芯片EP1C20,在Quartus和NIOS IDE兩種設(shè)計平臺下設(shè)計實現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器,經(jīng)測試達(dá)到了預(yù)期的性能和技術(shù)指標(biāo)。

    標(biāo)簽: FPGA TS流 復(fù)用器

    上傳時間: 2013-08-03

    上傳用戶:gdgzhym

主站蜘蛛池模板: 于都县| 梁河县| 墨江| 辰溪县| 杭锦后旗| 白沙| 平谷区| 垣曲县| 辽阳市| 前郭尔| 新河县| 云安县| 英山县| 木兰县| 武定县| 贵州省| 简阳市| 鹿泉市| 呈贡县| 平邑县| 合水县| 阳江市| 唐山市| 吉安市| 元朗区| 沁阳市| 家居| 潞城市| 宁阳县| 澜沧| 崇信县| 万源市| 龙南县| 桐柏县| 罗甸县| 漠河县| 都江堰市| 天峨县| 永州市| 连城县| 五指山市|