亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

Double-Array

  • 基于FPGA的視頻圖像分析.rar

    對弓網(wǎng)故障的檢測是當今列車檢測的一項重要任務。原始故障視頻圖像具有極大的數(shù)據(jù)量,使實時存儲和傳輸故障視頻圖像極其困難。由于視頻的數(shù)據(jù)量相當大,需要采用先進的視頻編解碼協(xié)議進行處理,進而實現(xiàn)檢測現(xiàn)場的實時監(jiān)控。 @@ H.264/AVC(Advanced Video Coding)作為MPEG-4的第10部分,因其具有超高的壓縮效率、極好的網(wǎng)絡親和性,而被廣泛研究與應用。H.264/AVC采用了先進的算法,主要有整數(shù)變換、1/4像素精度插值、多模式幀間預測、抗塊效應濾波器和熵編碼等。 @@ 本文使用硬件描述語言Verilog,以紅色颶風 II開發(fā)板作為硬件平臺,在開發(fā)工具QUARTUSII 6.0和MODELSIM_SE 6.1B環(huán)境中完成軟核的設計與仿真驗證。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作為核心芯片,實現(xiàn)視頻圖像采集、存儲、顯示以及實現(xiàn)H.264/AVC部分算法的基本系統(tǒng)。 @@ FPGA以其設計靈活、高速、具有豐富的布線資源等特性,逐漸成為許多系統(tǒng)設計的首選,尤其是與Verilog和VHDL等語言的結(jié)合,大大變革了電子系統(tǒng)的設計方法,加速了系統(tǒng)的設計進程。 @@ 本文首先分析了FPGA的特點、設計流程、verilog語言等,然后對靜態(tài)圖像及視頻圖像的編解碼進行詳細的分析,比如H.264/AVC中的變換、量化、熵編碼等:并以JM10.2為平臺,運用H.264/AVC算法對視頻序列進行大量的實驗,對不同分辨率、量化步長、視頻序列進行編解碼以及對結(jié)果進行分析。接著以紅色颶風II開發(fā)板為平臺,進行視頻圖像的采集存儲、顯示分析,其中詳細分析了SAA7113的配置、CCD信號的A/D轉(zhuǎn)換、I2C總線、視頻的數(shù)字化ITU-R BT.601標準介紹及視頻同步信號的獲取、基于SDRAM的視頻幀存儲、VGA顯示控制設計;最后運用verilog語言實現(xiàn)H.264/AVC部分算法,并進行功能仿真,得到預計的效果。 @@ 本文實現(xiàn)了整個視頻信號的采集存儲、顯示流程,詳細研究了H.264/AVC算法,并運用硬件語言實現(xiàn)了部分算法,對視頻編解碼芯片的設計具有一定的參考價值。 @@關(guān)鍵詞:FPGA;H.264/AVC;視頻;verilog;編解碼

    標簽: FPGA 視頻 圖像分析

    上傳時間: 2013-04-24

    上傳用戶:啦啦啦啦啦啦啦

  • 用FPGA實現(xiàn)直接序列擴頻通信.rar

    擴頻通信,即擴展頻譜通信技術(shù)(Spread Spectrum Communication),它與光纖通信、衛(wèi)星通信一同被譽為進入信息時代的三大高技術(shù)通信傳輸方式。 擴頻通信是將待傳送的信息數(shù)據(jù)用偽隨機編碼序列,也即擴頻序列(SpreadSequence)調(diào)制,實現(xiàn)頻譜擴展后再進行傳輸。接收端則采用相同的編碼進行解調(diào)及相關(guān)處理,恢復出原始信息數(shù)據(jù)。 擴頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比,具有很強的抗人為干擾,抗窄帶干擾,抗多徑干擾的能力,并具有信息隱蔽、多址保密通信等特點。 現(xiàn)場可編輯門陣列FPGA(Field Programmable Gate Array)提供了極強的靈活性,可讓設計者開發(fā)出滿足多種標準的產(chǎn)品。FPGA所固有的靈活性和性能也可讓設計者緊跟新標準的變化,并能提供可行的方法來滿足不斷變化的標準要求。 EDA 工具的出現(xiàn)使用戶在對FPGA設計的輸入、綜合、仿真時非常方便。EDA打破了軟硬件之間最后的屏障,使軟硬件工程師們有了真正的共同語言,使目前一切仍處于計算機輔助設計(CAD)和規(guī)劃的電子設計活動產(chǎn)生了實在的設計實體論文對擴頻通信系統(tǒng)和FPGA設計方法進行了相關(guān)研究,并且用Altera公司的最新的FPGA開發(fā)平臺QuartusII實現(xiàn)了一個基帶擴頻通信系統(tǒng)的發(fā)送端部分,最后用軟件Protel99SE設計了相應的硬件電路。 該系統(tǒng)的設計主要分為兩個部分。第一部分是用QuartusII軟件設計了系統(tǒng)的VHDL語言描述代碼,并對系統(tǒng)中每個模塊和整個系統(tǒng)進行相應的功能仿真和時序時延仿真;第二部分是設計了以FPGA芯片EP1C3T144C8N為核心的系統(tǒng)硬件電路,并進行了相關(guān)測試,完成了預定的功能。

    標簽: FPGA 直接序列 擴頻通信

    上傳時間: 2013-07-26

    上傳用戶:15679277906

  • 基于FPGA的多頭激光測距系統(tǒng).rar

    根據(jù)交通部公布的數(shù)據(jù),交通事故呈逐年上升趨勢,交通事故不僅給公民的財產(chǎn)造成了損失,而且給公民的人身安全也會造成威脅。因此如何更好地避免交通事故成為一個焦點課題,汽車安全系統(tǒng)更是成為汽車生產(chǎn)商和研究機構(gòu)的研究熱點。 當前汽車安全系統(tǒng)有兩大種類:一是被動式安全系統(tǒng)。例如:安全帶,安全氣囊等。二是主動式安全系統(tǒng)。主動安全系統(tǒng)又分為主動被動式和主動自動式。前者有ABS等。后者有汽車自動防撞系統(tǒng)和倒車雷達等。 本文采用激光測距系統(tǒng),開發(fā)一種汽車在高速公路上行駛的主動式防撞系統(tǒng),本文的重點是開發(fā)測距預警系統(tǒng),采用專門的激光測距芯片和接收芯片,并采用FPGA(Filed Programmable Gate Array)作為主控芯片,對前車進行有效的監(jiān)控,根據(jù)檢測得到的數(shù)據(jù),實時提出建議和報警,提醒駕駛員減速或者采取制動措施,從而達到預防追尾碰撞的目的。本文工作主要有以下幾個方面: 1) 在比較分析激光、雷達和毫米波等測距方法的基礎(chǔ)上,根據(jù)市場需求及潛在用戶分析,確定采用激光脈沖測距方式。針對激光脈沖測距存在的技術(shù)難題,提出以FPGA作為系統(tǒng)核心控制模塊的測距系統(tǒng)設計方案。 2) 根據(jù)對車載動態(tài)測距系統(tǒng)測量精度、測量頻率和測量范圍的基本要求,結(jié)合脈沖激光測距的特點,提出采用多頭脈沖激光測距和多周期脈沖測量的技術(shù)方案。該方案可有效提高系統(tǒng)測距精度和測量范圍,降低系統(tǒng)成本。 3) 基于上述方案,完成了基于FPGA的多頭脈沖激光測距系統(tǒng)的各功能模塊的詳細設計、功能仿真、綜合優(yōu)化及板級測試實驗。實驗表明,各主要功能模塊基本達到預期設計要求,為測距系統(tǒng)的后期開發(fā)奠定了基礎(chǔ)。 4) 完成了激光測距傳感器外圍光電轉(zhuǎn)換電路、電源轉(zhuǎn)換電路及通訊接口的設計、制作、安裝及實驗室調(diào)試。 5) 最后對論文研究工作進行了總結(jié),提出了系統(tǒng)的不足之處和進一步研究工作的方向。

    標簽: FPGA 激光測距系統(tǒng)

    上傳時間: 2013-05-24

    上傳用戶:yoleeson

  • G729A語音編解碼算法研究及FPGA實現(xiàn).rar

    語音編碼技術(shù)始終是語音研究的熱點。語音編碼作為多媒體通信中信息傳輸?shù)囊粋€重要環(huán)節(jié),越來越受到廣泛的重視。G729是由美國、法國、日本和加拿大的幾家著名國際電信實體聯(lián)合開發(fā)的,國際電信聯(lián)盟(ITU-T)于1995年11月正式通過了G729。96年ITU-T又制定了G729的簡化方案G729A,主要降低了計算的復雜度以便于實時實現(xiàn)。因其具有良好的合成語音質(zhì)量、適中的復雜度、較低的時延等優(yōu)點,G729A標準已被廣泛應用在VOIP網(wǎng)關(guān)、IP電話中。 論文利用Altera公司的新一代可編程邏輯器件在數(shù)字信號處理領(lǐng)域的優(yōu)勢,對G729A語音編碼中的線性預測(LP)濾波器系數(shù)提取的FPGA(現(xiàn)場可編程門陣列,F(xiàn)ield Programmable Gate Array)實現(xiàn)進行了深入研究。論文首先對語音信號處理及其發(fā)展進行介紹,深入討論了G729A語音編解碼技術(shù)。第二,對Altera公司的Stratix系列可編程器件的內(nèi)部結(jié)構(gòu)進行了研究,分析了在QuartusII開發(fā)平臺上進行FPGA設計的流程。第三,基于FPGA,對G729A編碼系統(tǒng)的LP分析部分做了具體設計,其中包括自相關(guān)函數(shù)和杜賓(Durbin)遞推兩個主要功能模塊,并對其工作過程進行了詳細的分析。第四,針對系統(tǒng)所使用的除法運算都是商小于1的特點,設計并實現(xiàn)了一個系統(tǒng)專用的除法器模塊。最后,在Altera FPGA目標芯片EP1S30F780C7上,對LP分析系統(tǒng)進行了驗證,證明了方案的可行性。

    標簽: G729A FPGA 語音編解碼

    上傳時間: 2013-06-20

    上傳用戶:pwcsoft

  • 基于FPGA的快速傅立葉變換.rar

    隨著數(shù)字電子技術(shù)的發(fā)展,數(shù)字信號處理廣泛應用于聲納、雷達、通訊語音處理和圖像處理等領(lǐng)域。快速傅立葉變換(Fast Fourier Transform,F(xiàn)FT)在數(shù)字信號處理系統(tǒng)中起著很重要的作用,F(xiàn)FT 有效地提高了離散傅立葉變換(Discret Fourier Transform,DFT)的運算效率。 處理器一般要求具有高速度、高精度、大容量和實時處理的性能,而現(xiàn)場可編程門陣列(Field Programmable Gate Array,F(xiàn)PGA)是近年來迅速發(fā)展起來的新型可編程器件,在處理大規(guī)模數(shù)據(jù)方面,有極大的優(yōu)勢。論文采用了在FPGA中實現(xiàn)FFT算法的方案。 數(shù)字信號處理板的硬件電路設計是本論文的重要部分之一。在介紹了FFT以及波束形成的基本原理和基本方法的基礎(chǔ)上,根據(jù)實時處理的要求,給出了數(shù)字信號處理板的硬件設計方案并對硬件電路的實現(xiàn)進行了分析和說明。 依據(jù)數(shù)字系統(tǒng)的設計方法,分別采用基二按時間抽取FFT算法、基四按時間抽取FFT算法以及FFT兆核函數(shù)三種方法利用硬件描述語言(VHSICHardware Description Language,VHDL)實現(xiàn)了1024點的FFT,接著對三種方法進行了評估,得出了FPGA完全能滿足處理器的實時處理的要求的結(jié)論。然后根據(jù)通用串行總線(Universial Serial Bus,USB)協(xié)議,利用VHDL語言編寫了USB接口芯片ISP1581的固件程序,實現(xiàn)了設備的枚舉過程。

    標簽: FPGA 傅立葉變換

    上傳時間: 2013-06-27

    上傳用戶:a937518043

  • 基于FPGA技術(shù)的微弱GPS信號實時處理的實現(xiàn).rar

    普通GPS接收機在特殊環(huán)境下,如在高樓林立的城市中心,林木遮擋的森林公路,特別是在隧道和室內(nèi)環(huán)境的情況下,由于衛(wèi)星信號非常微弱,載噪比(Carrier Noise Ratio,C/No)通常都在34dB-Hz以下,很難有效捕獲到衛(wèi)星信號,導致無法正常定位。惡劣條件下的定位有廣闊的發(fā)展和應用前景,特別是在交通事故、火災和地震等極端環(huán)境下,快速準確定位當事者所處位置對于降低事態(tài)損失和營救受傷者是極為重要的。歐美和日本等發(fā)達國家也都制定了相應的提高惡劣條件下高靈敏度定位能力的發(fā)展政策。而高靈敏度GPS接收機定位的關(guān)鍵在于GPS微弱信號的處理。 本課題的主要研究內(nèi)容是針對GPS微弱信號改進處理方法。針對傳統(tǒng)GPS接收機信號捕獲中的串行搜索方法提出了基于批處理的微弱信號捕獲方法,來提高低信噪比情況下微弱信號的捕獲能力,實現(xiàn)快速高靈敏度的準確捕獲;針對捕獲微弱信號處理大量數(shù)據(jù)導致的運算量激增,運用雙塊零拓展(Double Block Zero Padding,DBZP)處理方法減少運算量同時縮短捕獲時間。針對傳統(tǒng)GPS接收機延遲鎖相環(huán)跟蹤算法提出了基于卡爾曼濾波的新型捕獲算法,減小延遲鎖相環(huán)失鎖造成的信號跟蹤丟失概率,來提高惡劣環(huán)境下低信噪比信號的跟蹤能力,實現(xiàn)微弱信號的連續(xù)可靠跟蹤。通過提高GPS微弱信號的捕獲與跟蹤能力,進而使GPS接收機在惡劣環(huán)境下衛(wèi)星信號微弱時能夠?qū)崿F(xiàn)較好的定位與導航。 通過擬合GPS接收機實際接收到的原始數(shù)據(jù),構(gòu)造出不同載噪比的數(shù)字信號,分別對提出的針對微弱信號的捕獲與跟蹤算法進行仿真比較驗證,結(jié)果表明,對接收機后端信號處理部分作出的算法改進使得GPS接收機可以更好的處理微弱信號,并且具有較高的靈敏度和精度。文章同時針對提出的數(shù)據(jù)處理特征使用FPGA技術(shù)對算法主要的數(shù)據(jù)處理部分進行了初步的構(gòu)架實現(xiàn)并進行了板級驗證,結(jié)果表明,利用FPGA技術(shù)可以較好的實現(xiàn)算法的數(shù)據(jù)處理功能。文章最后給出了結(jié)論,通過提出的基于批處理和基于DBZP方法的捕獲算法以及基于卡爾曼濾波的信號跟蹤算法,可以有效地解決微弱GPS信號處理的難題,進而實現(xiàn)微弱信號環(huán)境下的定位與導航。

    標簽: FPGA GPS 信號實時處理

    上傳時間: 2013-05-31

    上傳用戶:cccole0605

  • 基于FPGA的磁盤陣列控制器的硬件設計與實現(xiàn).rar

    隨著存儲技術(shù)的迅速發(fā)展,存儲業(yè)務需求的不斷增長,獨立的磁盤冗余陣列可利用多個磁盤并行存取提高存儲系統(tǒng)的性能。磁盤陣列技術(shù)采用硬件和軟件兩種方式實現(xiàn),軟件RAID(Redundant Array of Independent Disks)主要利用操作系統(tǒng)提供的軟件實現(xiàn)磁盤冗余陣列功能,對系統(tǒng)資源利用率高,節(jié)省成本。硬件RAID將大部分RAID功能集成到一塊硬件控制器中,系統(tǒng)資源占用率低,可移植性好。 分析了軟件RAID的性能瓶頸,使用硬件直接完成部分計算提高軟件RAID性能。針對RAID5采用FPGA(Field Programmable Gate Array)技術(shù)實現(xiàn)RAID控制器硬件設計,完成磁盤陣列啟動、數(shù)據(jù)緩存(Cache)以及數(shù)據(jù)XOR校驗等功能。基于硬件RAID的理論,提出一種基于Virtex-4的硬件RAID控制器的系統(tǒng)設計方案:獨立微處理器和較大容量的內(nèi)存;實現(xiàn)RAID級別遷移,在線容量擴展,在線數(shù)據(jù)熱備份等高效、用戶可定制的高級RAID功能;利用Virtex-4內(nèi)置硬PowerPC完成RAID服務器部分配置和管理工作,運行Linux操作系統(tǒng)、RAID管理軟件等。控制器既可以作為RAID控制卡在服務器上使用,也可作為一個獨立的系統(tǒng),成為磁盤陣列的調(diào)試平臺。 隨著集成電路的發(fā)展,芯片的體積越來越小,電路的布局布線密度越來越大,信號的工作頻率也越來越高,高速電路的傳輸線效應和信號完整性問題越來越明顯。RAID控制器屬于高速電路的范疇,在印刷電路板(Printed Circuit Block, PCB)實現(xiàn)時分別從疊層設計、布局、電源完整性、阻抗匹配和串擾等方面考慮了信號完整性問題,并基于IBIS(I/O Buffer Information Specification)模型進行了信號完整性分析及仿真。

    標簽: FPGA 磁盤陣列 控制器

    上傳時間: 2013-04-24

    上傳用戶:jeffery

  • 基于FPGA的通用加擾算法(CSA)的設計和實現(xiàn).rar

    隨著數(shù)字視頻廣播的發(fā)展,觀眾將會面對越來越多綜合或?qū)iT頻道的選擇,欣賞到更高品質(zhì),更多服務的節(jié)目。而廣播業(yè)者則要為這些節(jié)目的版權(quán)購買,制作而承受更高的成本,單純的廣告收入已經(jīng)不夠。要求對用戶收取一定的收視費用,而另一方面,調(diào)查也顯示用戶是愿意預付一定費用以獲得更好服務的。條件接受系統(tǒng)(Conditional Access system)就是為了商業(yè)目的而對某些廣播服務實施接入控制,決定一個數(shù)字接受設備能否將特定的廣播節(jié)目展現(xiàn)給最終用戶的系統(tǒng)。CA技術(shù)要求既能使用戶自由選擇收看節(jié)目又能保護廣播業(yè)者的利益,確算只有已支付了或即將支付費用的用戶才能收看到所選的電視節(jié)目。在數(shù)字電視領(lǐng)域中,CA系統(tǒng)無疑將成為發(fā)展新服務的必需條件。但是在不同的運營商可能會使用不同的CA系統(tǒng),在不同的CA系統(tǒng)之間進行互操作所必需共同遵守的最基本條件是:通用的加擾算法。每個用戶接收設備中應集成相應的解擾模塊。在我國國家標準--數(shù)字電視條件接收系統(tǒng)GY/Z 175-2001的附錄H中有詳細的描述。 FPGA是英文Field Programmable Gate Array的縮寫,即現(xiàn)場可編程門陣列,它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。可以說,F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 首先本文簡要介紹CA系統(tǒng)的目的和組成,F(xiàn)PGA的結(jié)構(gòu)和原理,優(yōu)勢。然后介紹了利用FPGA來實現(xiàn)CA系統(tǒng)主要組成部分即加擾的原理和步驟,分析算法,劃分邏輯結(jié)構(gòu),軟件仿真,劃分硬件模塊,硬件性能分析,驗證平臺構(gòu)建,硬件實現(xiàn)等。 然后對以上各個部分做詳細的闡述。同時為了指導FPGA設計,給出了FPGA的結(jié)構(gòu)和原理與FPGA設計的基本原則、設計的基本技巧、設計的基本流程; 最后給出了該加擾系統(tǒng)的測試與驗證方法以及驗證和測試結(jié)果。

    標簽: FPGA CSA 算法

    上傳時間: 2013-06-22

    上傳用戶:chongchong2016

  • 世界超級電容器發(fā)展動態(tài)

    超級電容器又稱超大容量電容器、金電容、黃金電容、儲能電容、法拉電容、電化學電容器或雙電層電容器(英文名稱為EDLC,即Electric Double Layer Capacitors),是靠極化電解液

    標簽: 超級電容器 發(fā)展動態(tài)

    上傳時間: 2013-05-23

    上傳用戶:gxmm

  • 基于FPGA的JPEG圖像壓縮芯片設計

    該文探討了以FPGA(Field Programmable Gates Array)為平臺,使用HDL(Hardware Description Language)語言設計并實現(xiàn)符合JPEG靜態(tài)圖象壓縮算法基本模式標準的圖象壓縮芯片.在簡要介紹JPEG基本模式標準和FPGA設計流程的基礎(chǔ)上,針對JPEG基本模式硬件編碼器傳統(tǒng)結(jié)構(gòu)的缺點,提出了一種新的改進結(jié)構(gòu).JPEG基本模式硬件編碼器改進結(jié)構(gòu)的設計思想、設計結(jié)構(gòu)和Verilog設計實現(xiàn)在其后章節(jié)中進行了詳細闡述,并分別給出了改進結(jié)構(gòu)中各個模塊的單獨測試結(jié)果.在該文的測試部分,闡述利用實際圖像作為輸入,從FPGA的輸出得到了正確的壓縮圖像,計算了相應的圖像壓縮速度和圖象質(zhì)量指標,并與軟件壓縮的速度和結(jié)果做了對比,提出了未來的改進建議.

    標簽: FPGA JPEG 圖像壓縮 芯片設計

    上傳時間: 2013-04-24

    上傳用戶:Andy123456

主站蜘蛛池模板: 镇远县| 余干县| 徐汇区| 江津市| 太仆寺旗| 玉田县| 潜江市| 古交市| 黄大仙区| 盐津县| 木里| 秭归县| 金川县| 岫岩| 溧阳市| 迁安市| 双牌县| 贵定县| 玉田县| 延川县| 眉山市| 绥滨县| 怀化市| 平潭县| 固原市| 铁力市| 防城港市| 治县。| 黄山市| 灵武市| 浑源县| 阿坝| 昭苏县| 滦南县| 横峰县| 北碚区| 瑞昌市| 宝坻区| 木里| 新巴尔虎左旗| 波密县|