buffer delay vhdl model
上傳時間: 2014-01-10
上傳用戶:cxl274287265
Asymptotic Stability and Boundedness of Delay Switching Diffusions
標簽: Boundedness Asymptotic Diffusions Stability
上傳時間: 2013-12-21
上傳用戶:電子世界
Robust stability for time-delay systems
標簽: Robust stability time-delay systems
上傳時間: 2015-02-15
上傳用戶:594428403
偽隨機序列 (Pseudo-Random Sequence,PRS)廣泛應用于密碼學、擴頻通信、雷達、導航等領域,其設計和分析一直是國際上的研究熱點。混沌序列作為一種性能優良的偽隨機序列,近年來受到越來越多的關注。尋找一種性能更為良好的混沌偽隨機序列(ChaosPseudo Random Sequence,CPRS)并且完成其硬件實現,在理論研究與工程應用上都是十分有價值的。基于切延遲橢圓反射腔映射混沌系統(Tangent-Delay Ellipse Reflecting Cavity map System,TD-ERCS)已被理論分析和測試證明具有良好的密碼學性質。本文介紹了一種基于TD-ERCS構造偽隨機序列發生器 (Pseudo Random SequenceGenerator,PRSG)的新方法;并基于這種方法,提出了以現場可編程門陣列 (Field Programmable Gate Array,FPGA)為平臺的硬件設計實現方案,采用硬件描述語言 (VHSIC Hardware DescriptionLanguage,VHDL )完成了整個系統的設計,通過了仿真與適配,完成了硬件調試;詳細地論述了系統總體框架及內部模塊設計,重點介紹了TD-ERCS算法實現單元的設計,并在系統中設計加入了異步串行接口,完善了整個系統的模塊化,可使系統嵌入到現有的各類密碼系統與設備中;基于FDELPHI編程環境,完成了計算機應用軟件的設計,為使用基于TD-ERCS開發的PRSG硬件產品提供了人機交互界面,也為分析與測試硬件系統產生的CPRS提供了方便;同時依據美國國家標準與技術研究院 (National Institute of Standards andTechnology,NIST)提出的偽隨機序列性能指標,對軟件與硬件系統產生的CPRS進行了標準測試,軟件方法所得序列各項性能指標完全合格,硬件FPGA所得序列僅三項測試未能通過,其原因有待進一步研究。
上傳時間: 2013-06-20
上傳用戶:heart520beat
15.2 已經加入了有關貫孔及銲點的Z軸延遲計算功能. 先開啟 Setup - Constraints - Electrical constraint sets 下的 DRC 選項. 點選 Electrical Constraints dialog box 下 Options 頁面 勾選 Z-Axis delay欄.
上傳時間: 2013-10-08
上傳用戶:王慶才
電路連接 由于數碼管品種多樣,還有共陰共陽的,下面我們使用一個數碼管段碼生成器(在文章結尾) 去解決不同數碼管的問題: 本例作者利用手頭現有的一位不知品牌的共陽數碼管:型號D5611 A/B,在Eagle 找了一個 類似的型號SA56-11,引腳功能一樣可以直接代換。所以下面電路圖使用SA56-11 做引腳說明。 注意: 1. 將數碼管的a~g 段,分別接到Arduino 的D0~D6 上面。如果你手上的數碼管未知的話,可以通過通電測量它哪個引腳對應哪個字段,然后找出a~g 即可。 2. 分清共陰還是共陽。共陰的話,接220Ω電阻到電源負極;共陽的話,接220Ω電阻到電源+5v。 3. 220Ω電阻視數碼管實際工作亮度與手頭現有原件而定,不一定需要準確。 4. 按下按鈕即停。 源代碼 由于我是按照段碼生成器默認接法接的,所以不用修改段碼生成器了,直接在段碼生成器選擇共陽極,再按“自動”生成數組就搞定。 下面是源代碼,由于偷懶不用寫循環,使用了部分AVR 語句。 PORTD 這個是AVR 的端口輸出控制語句,8 位對應D7~D0,PORTD=00001001 就是D3 和D0 是高電平。 PORTD = a;就是找出相應的段碼輸出到D7~D0。 DDRD 這個是AVR 語句中控制引腳作為輸出/輸入的語句。DDRD = 0xFF;就是D0~D7 全部 作為輸出腳了。 ARDUINO CODECOPY /* Arduino 單數碼管骰子 Ansifa 2011-12-28 */ //定義段碼表,表中十個元素由LED 段碼生成器生成,選擇了共陽極。 inta[10] = {0xC0, 0xF9, 0xA4, 0xB0, 0x99, 0x92, 0x82, 0xF8, 0x80, 0x90}; voidsetup() { DDRD = 0xFF; //AVR 定義PortD 的低七位全部用作輸出使用。即0xFF=B11111111對 應D7~D0 pinMode(12, INPUT); //D12用來做骰子暫停的開關 } voidloop() { for(int i = 0; i < 10; i++) { //將段碼輸出PortD 的低7位,即Arduino 的引腳D0~D6,這樣需要取出PORTD 最高位,即 D7的狀態,與段碼相加,之后再輸出。 PORTD = a[i]; delay(50); //延時50ms while(digitalRead(12)) {} //如果D12引腳高電平,則在此死循環,暫停LED 跑 動 } }
上傳時間: 2013-10-15
上傳用戶:baitouyu
ANALOG INPUT BANDWIDTH is a measure of the frequencyat which the reconstructed output fundamental drops3 dB below its low frequency value for a full scale input. Thetest is performed with fIN equal to 100 kHz plus integer multiplesof fCLK. The input frequency at which the output is −3dB relative to the low frequency input signal is the full powerbandwidth.APERTURE JITTER is the variation in aperture delay fromsample to sample. Aperture jitter shows up as input noise.APERTURE DELAY See Sampling Delay.BOTTOM OFFSET is the difference between the input voltagethat just causes the output code to transition to the firstcode and the negative reference voltage. Bottom Offset isdefined as EOB = VZT–VRB, where VZT is the first code transitioninput voltage and VRB is the lower reference voltage.Note that this is different from the normal Zero Scale Error.CONVERSION LATENCY See PIPELINE DELAY.CONVERSION TIME is the time required for a completemeasurement by an analog-to-digital converter. Since theConversion Time does not include acquisition time, multiplexerset up time, or other elements of a complete conversioncycle, the conversion time may be less than theThroughput Time.DC COMMON-MODE ERROR is a specification which appliesto ADCs with differential inputs. It is the change in theoutput code that occurs when the analog voltages on the twoinputs are changed by an equal amount. It is usually expressed in LSBs.
上傳時間: 2013-11-12
上傳用戶:pans0ul
使用時鐘PLL的源同步系統時序分析一)回顧源同步時序計算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew + Data Rate – Hold Time下面解釋以上公式中各參數的意義:Etch Delay:與常說的飛行時間(Flight Time)意義相同,其值并不是從仿真直接得到,而是通過仿真結果的后處理得來。請看下面圖示:圖一為實際電路,激勵源從輸出端,經過互連到達接收端,傳輸延時如圖示Rmin,Rmax,Fmin,Fmax。圖二為對應輸出端的測試負載電路,測試負載延時如圖示Rising,Falling。通過這兩組值就可以計算得到Etch Delay 的最大和最小值。
上傳時間: 2013-11-05
上傳用戶:VRMMO
隨著系統設計復雜性和集成度的大規模提高,電子系統設計師們正在從事100MHZ以上的電路設計,總線的工作頻率也已經達到或者超過50MHZ,有一大部分甚至超過100MHZ。目前約80% 的設計的時鐘頻率超過50MHz,將近50% 以上的設計主頻超過120MHz,有20%甚至超過500M。當系統工作在50MHz時,將產生傳輸線效應和信號的完整性問題;而當系統時鐘達到120MHz時,除非使用高速電路設計知識,否則基于傳統方法設計的PCB將無法工作。因此,高速電路信號質量仿真已經成為電子系統設計師必須采取的設計手段。只有通過高速電路仿真和先進的物理設計軟件,才能實現設計過程的可控性。傳輸線效應基于上述定義的傳輸線模型,歸納起來,傳輸線會對整個電路設計帶來以下效應。 · 反射信號Reflected signals · 延時和時序錯誤Delay & Timing errors · 過沖(上沖/下沖)Overshoot/Undershoot · 串擾Induced Noise (or crosstalk) · 電磁輻射EMI radiation
上傳時間: 2013-11-16
上傳用戶:lx9076
NCV8503是一款高精度微功耗電源穩壓器。輸出電流可達400mA。該器件提供多個級別的輸出電壓供客戶選擇:2.5V、3.3V、5.0V,及可調輸出版本。在負載為400mA時,最大壓降僅為0.6V,電壓輸出精度在±2.0%以內。當ENABLE=0V時,靜態電流低于1uA;如果ENABLE=5V,負載為100uA靜態電流僅為200uA。非常適合電池供電設備。支持RESET輸出(帶DELAY功能),可用于微處理器邏輯控制。當輸出電壓達到1.0V時,RESET電路即可正常工作。當電源上電及電壓跌落于門檻電壓時,RESET電路輸出復位信號。
上傳時間: 2013-11-22
上傳用戶:xieguodong1234