<strike id="gs08i"></strike>
針對(duì)嵌入式系統(tǒng)的底層網(wǎng)絡(luò)接口給出了一種由FPGA實(shí)現(xiàn)的以太網(wǎng)控制器的設(shè)計(jì)方法．該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式，同時(shí)可提供MII接口，可并通過外接以太網(wǎng)物理層（PHY）芯片來實(shí)現(xiàn)網(wǎng)絡(luò)接入\r\n
標(biāo)簽： FPGA 嵌入式系統(tǒng) 以太網(wǎng)控制器 底層
上傳時(shí)間： 2013-08-18
上傳用戶：青春給了作業(yè)95
基于FPGA的交通燈的設(shè)計(jì) 有Verilog HDL 源碼、仿真圖與引腳配置圖，已下載實(shí)現(xiàn)\r\n
標(biāo)簽： Verilog FPGA HDL 交通燈
上傳用戶：BOBOniu
FPGA的經(jīng)典講義，很值得，電賽的培訓(xùn)資料
標(biāo)簽： FPGA 講義
上傳用戶：lacsx
USB在FPGA上的實(shí)現(xiàn)，包括源碼測試平臺(tái)，測試向量，很實(shí)用。
標(biāo)簽： FPGA USB
上傳用戶：guojin_0704
有關(guān)FPGA芯片的管腳的封裝的一些資料。
標(biāo)簽： FPGA 芯片 管腳 封裝
上傳用戶：dljwq
多款FPGA CPLD開發(fā)板的原理圖，很好的線路設(shè)計(jì)參考
標(biāo)簽： FPGA CPLD 開發(fā)板 原理圖
上傳用戶：shanml
CRC校驗(yàn)碼并行計(jì)算的FPGA實(shí)現(xiàn),PDF打開
標(biāo)簽： FPGA CRC 校驗(yàn)碼
上傳用戶：vmznxbc
基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等
標(biāo)簽： Verilog FPGA HDL 多功能
上傳用戶：問題問題
FPGA/CPLD 初級(jí)教程 適合與初學(xué)者
標(biāo)簽： FPGA CPLD 教程 與初學(xué)者
上傳用戶：sjy1991
FPGA設(shè)計(jì)流程，相當(dāng)經(jīng)典，好東西大家分享
標(biāo)簽： FPGA 設(shè)計(jì)流程
上傳用戶：daguogai
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<strike id="608y0"></strike>
