在圖像的實時處理中，消除圖像旋轉是一項實用的圖像處理技術，無論在軍事還是民用設施中都得以廣泛的應用。目前，消除圖像旋轉的技術有機械式、光學式、電子式。其中電子消旋發展最快，也是圖像消旋技術未來發展的趨勢。 本次課題是應海軍某部的要求，為海軍測量船的圖像觀測系統消除圖像旋轉。本文詳細研究了視頻信號的特點，提出了利用FPGA和DSPs為主架構的視頻圖像處理平臺，以EP20K600EBC652—2X為核心處理器的實時圖像消旋系統。該平臺利用旋轉算法將原圖像反向旋轉相應的角度，再用雙線性插值方法進行重采樣，從而得到消旋后的圖像。因為這次圖像旋轉角度是通過機械設備測得的，所以是一種機械加電子的圖像消旋系統。 本文論述了圖像消旋算法及其優化，詳細說明整個系統的設計思路，及其軟硬件實現，包括PCB設計，DSPs的軟硬件開發以及FPGA的相關設計。目前，系統已正常工作，實現了圖像的實時消旋的目標。
上傳時間： 2013-08-05
上傳用戶：DanXu
軟件無線電已成為無線通信非常關鍵的技術之一。其基本思想是將寬帶A/D、D/A盡可能靠近天線，在一個開放式、模塊化的通用硬件平臺上用盡可能多的軟件來實現無線電臺的各種功能。 本文所討論的多相濾波器組信道化接收機(PPCR)及信道非均勻劃分，即是應用了軟件無線電理念的一種新技術。該技術針對傳統無線電接收機存在的結構不靈活、系統升級困難、同時處理多信號能力弱及系統規模過大等問題，應用現代多速率信號處理理論對之進行了改進。改進后的軟件無線電PPCR．具有全概率接收能力，能對信號進行下變頻并降低其采樣率處理，實現后資源耗費較低，而且依托現場可編程門陣列(FPGA)建立的平臺是開放式的，在需要時可在不改變硬件系統的情況下通過軟件更改系統的功能，極大地提高了系統的靈活性。諸多的優點使其具有十分廣泛的應用前景，也成為當前研究熱點之一。 本文首先介紹了課題的應用背景，并深入討論了軟件無線電的基本理論：信號采樣理論及多速率信號處理理論，介紹了應用PPCR的采樣處理過程，給出了推導PPCR的數學模型，并在此基礎上分析闡述了信道非均勻劃分的原理。 在本文的系統仿真及實現部分，首先介紹了應用現代DSP開發工具DSPBuilder進行開發的設計流程，然后對應用DSP Builder來設計PPCR中的主要模塊一多相濾波器組及快速傅立葉變換模塊做了詳細闡述，最后對系統仿真及實現過程的實驗結果圖進行了分析。 本文主要是在實驗室階段對算法在硬件實現上進行研究。成果可以作為后續應用研究的基礎，對各種應用軟件無線電理念的通信系統都具有一定的參考價值。
上傳時間： 2013-06-17
上傳用戶：xfbs821
該論文基于NIOS Ⅱ軟核處理器和Altera的FPGA技術，設計了一種便攜式的振動頻譜分析儀，用于旋轉機械的故障監測和診斷。以SOPC技術為手段，將信號采集和信號處理電路通過可編程片上系統來實現，其特點是將對ADC的控制、數字信號的濾波、快速傅立葉變換的設計，通過FPGA芯片集成在一起，以NIOS Ⅱ來完成32位CPU的狀態控制功能。工程機械、汽車車輛中都存在諸如發動機類的旋轉機械，這類設備的異常振動往往會影響正常工作，嚴重時還會出現各種重大事故，該分析儀可以實時地或定期地對發動機、齒輪箱等旋轉機械進行振動頻譜分析和監測，運用于民用機械能產生非常好的經濟效益。 該論文從四個方面進行了研究工作。其一，利用FPGA對ADC芯片的工作進行控制，使其在規定的時間內與DSP模塊進行數據交換，并對ADC各引腳時序進行控制，使兩者協調同步工作，編制了相應的VHDL語言程序。其二，采用SOPC Builder設計開發，實現了基于NIOS Ⅱ的32位CPU軟核，創建了相應的C/C++和匯編的宏代碼，使得軟件可以訪問用戶自定義邏輯。對頂層設計產生的VHDL的RTL代碼和仿真文件進行了綜合、編譯適配以及仿真。其三，配合Matlab和DSP Builder的強大功能進行DSP模塊設計，開發出了FIR和FFT等功能模塊，并且添加到SOPC系統中，使其可以由NIOS Ⅱ很容易的調用。其四，在NIOS Ⅱ系統中添加了uC/OS Ⅱ操作系統，提高了整個系統的穩定性，并且降低了開發難度，提高了系統升級的能力。由于整個設計是基于FPGA開發的，所以該系統包括了所有FPGA系統的特點，包括并行的DSP處理、在系統可編程、升級簡單等特點，極易使設計產品化。
上傳時間： 2013-04-24
上傳用戶：amandacool
當今電子系統的設計是以大規模FPGA為物理載體的系統芯片的設計，基于FPGA的片上系統可稱為可編程片上系統(SOPC)。SOPC的設計是以知識產權核(IPCore)為基礎，以硬件描述語言為主要設計手段，借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關技術的基礎上，給出了SOPC技術開發調制解調器的方案。在分析設計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發軟件進行SOPC(System On a Programmable Chip)設計流程后，依據調制解調算法提出了一種基于DSP Builder調制解調器的SOPC實現方案，模塊化的設計方法大大縮短了調制解調器的開發周期。 在SOPC技術開發調制解調器的過程中，用MATLAB/Simulink的圖形方式調用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動編寫系統的煩瑣過程，將精力集中于算法的優化上。 基于DSP Builder的開發功能，調制解調器電路中的低通濾波器可直接調用FIRIP Core，進一步提高了開發效率。 在進行編譯、仿真調試成功后，經過QuartusⅡ將編譯生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調制解調器的SOPC系統實現方案。
上傳時間： 2013-05-28
上傳用戶：koulian
測試儀廣泛應用于國民經濟和國防建設的各個領域，是科研和生產不可或缺的重要裝備之一。其工作原理是由信號發生裝置向被測對象發送激勵信號，同時由信號采集與處理裝置通過傳感器采集被測對象的響應信號，并送到上位機進行數據分析和處理。本文研究采用靈活的現場可編程邏輯陣列FPGA為核心，協調整個儀器的運轉，并采用先進的USB總線技術，將信號發生、信號采集與處理有機地集成為一體的多功能測試儀。 本文的第一章介紹了測試儀及其研究應用現狀，根據儀器的成本、便攜性和通用性要求不斷提高的發展趨勢，提出了本課題的研究任務和關鍵技術； 第二章從硬件和軟件兩個方面討論了測試儀的總體設計方案，并且分別詳述了電源模塊、USB模塊、FPGA模塊、DSP模塊、A/D模塊、D/A模塊這六個功能模塊的硬件設計； 第三章討論了USB模塊相關的軟件設計，其中包含USB固件設計、驅動程序設計和客戶應用程序設計三個方面的內容，詳細論述了各部分軟件的架構和主要功能模塊的實現。 第四章討論了主控器FPGA的設計，是本文的核心部分。先從總體上介紹了FPGA的設計方案，然后從MCU模塊、信號采集模塊、信號發生模塊三部分具體描述了其實現方式。軟件設計上采用了模塊化的設計思想，使得結構清晰，可讀性強，易于進一步開發；并且靈活的使用了有限狀態機，大大提高了程序的穩定性和運行效率。 第五章介紹了DSP模塊的設計，討論了波形生成的原理及實現，并提出了與FPGA接口的方式。 第六章詳細描述了實驗的步驟和結果，分別從單通道采樣和多通道采樣兩方面實驗，驗證了儀器的性能和設計的可行性。
上傳時間： 2013-06-25
上傳用戶：moqi
回波抵消器在免提電話、無線產品、IP電話、ATM語音服務和電話會議等系統中，都有著重要的應用。在不同應用場合對回波抵消器的要求并不完全相同，本文主要研究應用于電話系統中的電回波抵消器。電回波是由于語音信號在電話網中傳輸時由于阻抗不匹配而產生的。 傳統回波抵消器主要是基于通用DSP處理器實現的，這種回波抵消器在系統實時性要求不高的場合能很好的滿足回波抵消的性能要求，但是在實時性要求較高的場合，其處理速度等性能方面已經不能滿足系統高速、實時的需要。現代大容量、高速度的FPGA的出現，克服了上訴方案的諸多不足。用FPGA來實現數字信號處理可以很好地解決并行性和速度問題，且其靈活的可配置特性使得FPGA構成的DSP系統非常易于修改、測試和硬件升級。 本文研究目標是如何在FPGA芯片上實現回波抵消器，完成的主要工作有： (1)深入研究了回波抵消器各模塊算法，包括自適應濾波算法、遠端檢測算法、雙講檢測算法、NLP算法、舒適噪聲產生算法，并實現了這些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的設計流程與實現方法，并利用硬件描述語言Verilog HDL實現了各部分算法。 (3)在OuartusⅡ和ModelSim仿真環境下對該系統進行模塊級和系統級的功能仿真、時序仿真和驗證。并在FPGA硬件平臺上實現了該系統。 (4)根據ITU-T G．168的標準和建議，對設計進行了大量的主、客測試，各項測試結果均達到或優于G．168的要求。
上傳時間： 2013-06-23
上傳用戶：123啊
基于FPGA的靜止圖像壓縮系統的研究-JPEG編碼器的設計電力電子與電力傳動數字圖像在人們生活中的應用越來越廣泛，由于原始圖像數據量比較大，因此數字圖像壓縮技術逐漸成為圖像應用的一個核心環節。在數字圖像壓縮領域，國際標準化組織于1992年推出的JPEG標準應用最為廣泛。 本文基于FPGA設計了JPEG圖像壓縮系統，通過改進算法，優化結構，在合理的利用硬件資源的條件下，有效的挖掘出算法內部的并行性。改進了DCT變換算法，設計了并行查找表結構的乘法器，采用了流水線優化算法來解決時間并行性問題，提高了DCT模塊的運算速度。依據Huffman編碼表的規律性，采用并行查找表結構，用較少的存儲單元完成了Huffman編碼運算，同時提高了編碼速度。整個設計通過EDA軟件進行了邏輯綜合及功能與時序仿真。綜合和仿真結果表明，本文提出的算法在速度和資源利用方面均達到了較好的狀態，可滿足實時JPEG圖像壓縮的要求。 設計了一個硬件開發平臺，對JPEG圖像壓縮系統進行了驗證。硬件平臺上使用ADV7181B來實現AD轉換；使用TI公司TMS320C6416型DSP芯片實現了系統配置以及通過PCI接口與上位機PC的實現數據交換；使用Microsoft VC++6．0開發平臺開發了系統控制軟件平臺，實現對整個壓縮系統的控制。
上傳時間： 2013-05-24
上傳用戶：GHF
雷達即無線電探測和測距。雷達裝在船上用于航行避讓、船舶定位和引航的稱為船用導航雷達。船用導航雷達是測定本船位置和預防沖撞事故所不可缺少的系統。它能夠準確捕獲其它船只、陸地、航線標志等物標信息，并將其顯示在顯示屏上。 本文圍繞船用導航雷達展開了研究，研究內容分為以下幾個部分： 首先介紹了雷達的概念、基本原理和主要應用，而且詳細敘述了船用導航雷達的發展和工作原理及特性。 然后根據雷達的基本原理和船用導航雷達的特點，設計了基于FPGA、ARM、DSP的船用導航雷達系統，并采用了DDR SDRAM存儲器。ARM、DSP和FPGA是當今主流的高速數字信號處理芯片，滿足了船用導航雷達系統的要求。 最后根據VGA顯示器的原理和雷達圖像的疊加原理，實現了基于FPGA的VGA雷達圖像疊加顯示，并得到了所需的雷達圖像。從結果可以看出，本系統的設計是符合要求的。
上傳時間： 2013-07-20
上傳用戶：dwzjt
軟件無線電(SDR)
上傳時間： 2013-06-13
上傳用戶：linlin
本文對基于FPGA的遠程視頻傳輸系統進行了研究。主要內容如下： (1)在系統發送端將數據采集等邏輯控制和圖像壓縮集成在一片FPGA上，此方案減小了系統體積，提高了系統的集成度。 (2)系統圖像壓縮部分基于FPGA的二維小波變換的設計與實現，選用5/3整數提升小波，提升過程采用折疊結構可以節省系統的資源。采用FPGA實現小波變換與使用DSP處理器的“DSP+ASIC”方案相比，具有速度快，數據寬度可任意設置的特點，并且VHDL語言具有可移植性的特點，具有更強的通用性。 (3)數據采集時采用乒乓操作存儲輪流向兩片外部存儲器存、取采集的圖像數據，能夠保證圖像整幀采集和穩定連續的數據壓縮和數據傳輸，節約緩存空間，提高了速度，優于單存儲器的方法。
上傳時間： 2013-06-01
上傳用戶：superhand
