基于FPGA的DDs信號發(fā)生器的簡單實現(xiàn)。這種方法簡單可靠、控制方便，且具有很高的頻率分辨率和轉(zhuǎn)換速度，非常適合快速跳頻通信的要求。 DDs（直接數(shù)字合成）是近年來迅速發(fā)展起來的一種新的頻率合成方法。
標簽： FPGA DDs 信號發(fā)生器
上傳時間： 2013-08-13
上傳用戶：zl5712176
摘 要：介紹了直接數(shù)字頻率合成 (DDs) 技術(shù)的基本原理，給出了基于Altera公司FPGA器件的一個三相正弦信號發(fā)生器的設(shè)計方案，同時給出了其軟件程序和仿真結(jié)果。仿真結(jié)果表明：該方法生成的三相正弦信號具有對稱性好、波形失真小、頻率精度高等優(yōu)點，且輸出頻率可調(diào)。\r\n關(guān)鍵詞：直接數(shù)字頻率合成；現(xiàn)場可編程門陣列；FPGA；三相正弦信號
標簽： DDs 數(shù)字頻率合成
上傳時間： 2013-08-14
上傳用戶：kernor
verilog編寫基于fpga的DDs實現(xiàn)
標簽： verilog fpga DDs 編寫
上傳時間： 2013-08-19
上傳用戶：neu_liyan
基于FPGA的DDs和周期合成技術(shù)在EIS中的應用,caj格式
標簽： FPGA DDs EIS caj
上傳時間： 2013-08-26
上傳用戶：lhll918
Verilog實現(xiàn)的DDs正弦信號發(fā)生器和測頻測相模塊，DDs模塊可產(chǎn)生兩路頻率和相位差均可預置調(diào)整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測量的數(shù)據(jù)通過引腳傳輸給單片機，單片機進行計算和顯示。
標簽： Verilog DDs 正弦信號發(fā)生器 模塊
上傳時間： 2013-08-28
上傳用戶：asdfasdfd
基于FPGA＋DDs的MSK數(shù)字調(diào)制源設(shè)計 通信中的DDs技術(shù)應用
標簽： FPGA DDs MSK 數(shù)字調(diào)制
上傳時間： 2013-08-29
上傳用戶：r5100
DDs設(shè)計，花了一個星期做的,verilog寫的，可生成多種波形，頻率范圍可上M,性能不錯。
標簽： Verilog DDs 波形 語言
上傳時間： 2013-08-30
上傳用戶：wentianyou
DDs信號發(fā)生器程序設(shè)計，框圖，基于CPLD控制的DDs數(shù)字頻率合成器設(shè)計
標簽： DDs 信號發(fā)生器 程序設(shè)計
上傳用戶：BIBI
DDs技術(shù)應用于FPGA實現(xiàn)正弦波（周期信號）的產(chǎn)生
標簽： FPGA DDs 技術(shù)應用 周期信號
上傳時間： 2013-08-31
上傳用戶：風為裳的風
在無線傳送領(lǐng)域,基于FPGA 的DDs 實現(xiàn)的幾種方式
標簽： FPGA DDs 無線傳送 方式
上傳時間： 2013-09-01
上傳用戶：ttpay
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
