FPGA的應用，sdram
上傳時間： 2014-12-28
上傳用戶：aesuser
使用功能強大的FPGA來實現一種DDR2 SDRAM存儲器的用戶接口。該用戶接口是基于XILINX公司出產的DDR2 SDRAM的存儲控制器，由于該公司出產的這種存儲控制器具有很高的效率，使用也很廣泛，可知本設計具有很大的使用前景。本設計通過采用多路高速率數據讀寫操作仿真驗證，可知其完全可以滿足時序要求，由綜合結果可知其使用邏輯資源很少，運行速率很高，基本可以滿足所有設計需要。
上傳時間： 2013-11-07
上傳用戶：GavinNeko
SDRAM Controller
標簽： Controller SDRAM
上傳時間： 2013-12-14
上傳用戶：zuozuo1215
This application note describes how to build a system that can be used for determining theoptimal phase shift for a Double Data Rate (DDR) memory feedback clock. In this system, theDDR memory is controlled by a controller that attaches to either the OPB or PLB and is used inan embedded microprocessor application. This reference system also uses a DCM that isconfigured so that the phase of its output clock can be changed while the system is running anda GPIO core that controls that phase shift. The GPIO output is controlled by a softwareapplication that can be run on a PowerPC® 405 or Microblaze™ microprocessor.
上傳時間： 2013-10-15
上傳用戶：euroford
ref-sdr-sdram-vhdl代碼 SDR SDRAM Controller v1.1 readme.txt This readme file for the SDR SDRAM Controller includes information that was not incorporated into the SDR SDRAM Controller White Paper v1.1. The PLL is targeted at APEX(TM) devices. Please regenerate for your chosen architecture. Last updated September, 2002 Copyright ?2002 Altera Corporation. All rights reserved.
上傳時間： 2013-11-13
上傳用戶：takako_yang
通過設計基于CPLD 的SDRAM 控制器接口，可以在STM系列、ARM系列、STC系列等單片機和DSP等微處理器的外部連接SDRAM，增加系統的存儲空間。
上傳時間： 2013-11-14
上傳用戶：feifei0302
DDR內存布線指導,DDR_Layout_Guide。
標簽： DDR_Layout_Guide DDR 內存 布線
上傳時間： 2013-11-13
上傳用戶：liglechongchong
FPGA的應用，sdram
上傳時間： 2013-12-19
上傳用戶：daguogai
使用功能強大的FPGA來實現一種DDR2 SDRAM存儲器的用戶接口。該用戶接口是基于XILINX公司出產的DDR2 SDRAM的存儲控制器，由于該公司出產的這種存儲控制器具有很高的效率，使用也很廣泛，可知本設計具有很大的使用前景。本設計通過采用多路高速率數據讀寫操作仿真驗證，可知其完全可以滿足時序要求，由綜合結果可知其使用邏輯資源很少，運行速率很高，基本可以滿足所有設計需要。
上傳時間： 2013-10-14
上傳用戶：zxh122
DDR走線要點。
上傳時間： 2013-10-22
上傳用戶：aysyzxzm
