fpga 基于FPGA的mif文件創(chuàng)建與使用
標(biāo)簽： FPGA mif
上傳時(shí)間： 2013-08-14
上傳用戶：一天睡三次
本資料適合fpga初學(xué)者入門使用，包括：fpga設(shè)計(jì)資料大全，fpga的交流電機(jī)控制，fpga的中文培訓(xùn)教程
標(biāo)簽： fpga 初學(xué)者
上傳時(shí)間： 2013-08-15
上傳用戶：hhkpj
介紹了FPGA設(shè)計(jì)全流程：Modelsim>>Synplify.Pro>>ISE
標(biāo)簽： Modelsim Synplify FPGA ISE
上傳用戶：稀世之寶039
介紹了Xilinx最新的EDK9．1i和ISE9．1i等工具的設(shè)計(jì)使用流程
標(biāo)簽： EDK9 ISE9 流程
上傳時(shí)間： 2013-08-16
上傳用戶：sunjet
使用FPGA實(shí)現(xiàn)直方圖基本處理——均衡化、規(guī)定化的例子
標(biāo)簽： FPGA 直方圖 均衡
上傳用戶：bensonlly
一種基于FPGA 實(shí)現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計(jì)方法，采用全并行加流水結(jié)構(gòu), 可在一個(gè)時(shí)鐘節(jié)拍內(nèi)完成32 點(diǎn)FFT 運(yùn)算的功能, 設(shè)計(jì)最高運(yùn)算速度可達(dá)11ns
標(biāo)簽： FPGA FFT 并行 設(shè)計(jì)方法
上傳用戶：467368609
altera的幾種新型的FPGA的配置方法和使用心得
標(biāo)簽： altera FPGA 配置方法
上傳時(shí)間： 2013-08-17
上傳用戶：giraffe
lab1——FPGA這個(gè)文件中體統(tǒng)了如何如何使用verilog Hdl以及如何使其在FPGA開(kāi)發(fā)板上實(shí)現(xiàn)
標(biāo)簽： verilog FPGA Hdl 如何使用
上傳時(shí)間： 2013-08-18
上傳用戶：qwe1234
本文介紹了一種新的使用串行通信進(jìn)行DSP遠(yuǎn)程在線編程方法。對(duì)設(shè)計(jì)中的主要技術(shù)：DSP與PC機(jī)的串口通信、Flash編程以及DSP自引導(dǎo)等進(jìn)行了詳細(xì)介紹。結(jié)合TI公司的TMS320VC33處理器，闡述了具體的實(shí)現(xiàn)方法
標(biāo)簽： DSP 串行通信 遠(yuǎn)程 編程方法
上傳時(shí)間： 2013-08-19
上傳用戶：zhangfx728
adi串行AD AD9229的控制使用ISE平臺(tái) Verilog語(yǔ)言\r\n
標(biāo)簽： 9229 adi ISE AD
上傳用戶：1417818867
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
