隨著電信業的迅猛發展，電信網絡總體規模不斷擴大，網絡結構日益復雜先進。作為通訊支撐系統的通訊用基礎電源系統，市場需求逐年增加，其動力之源的重要性也日益突出。龐大的電信網絡高效、安全、有序的正常運行，對通信電源系統的品質提出了越來越嚴格的要求，推動了通信電源向著高效率、高頻化、模塊化、數字化方向發展。 本文在廣泛了解通信電源的行業現狀和研究熱點的基礎上，深入研究了開關電源的基本原理及相關技術，重點分析了開關電源功率因數技術及移相全橋軟開關PWM技術的基本原理，并在這基礎上設計了一款通信機房常用的48V/25A的通信電源模塊，該電源模塊由功率因數校正和DC/DC變換兩級電路組成，采用了一些最新的技術來提高電源的性能。例如，在電路拓撲中引入軟開關技術，通過采用移相全橋軟開關PWM變換器實現開關管的零電壓開通，減小功率器件損耗，提高電源效率；采用高性能的DSP芯片對電源實現數字PWM控制，克服了一般單芯片控制器由于運行頻率有限，無法產生足夠高頻率和精度的PWM輸出及無法完成單周期控制的缺陷；引入了智能控制技術，以模糊自適應PID控制算法取代傳統的PID算法，提高了開關電源的動態性能。 整篇論文以電源設計為主線，在詳細分析電路原理的基礎上，進行系統的主電路參數設計、輔助電路設計、控制回路設計、仿真研究、軟件實現。
上傳時間： 2013-05-26
上傳用戶：l254587896
在能源枯竭及環境污染問題日益嚴重的今天，光伏發電是未來可再生能源應用的一種重要方法。本文以光伏逆變技術為研究對象，對光伏系統最大功率點跟蹤方法、光伏智能充電控制策略、光伏并網系統拓撲結構與控制方法、光伏并網與有源濾波統一控制方法等問題進行了深入研究。 在擾動觀測法的基礎上，提出了一種直接電流控制最大功率點跟蹤方法，通過檢測變換器輸出電流進行最大功率點跟蹤控制，簡化控制算法，同時省去了擾動觀測法中的電壓和電流傳感器，降低系統成本。 研究了一種實用的光伏系統蓄電池充電控制策略，將最大功率點跟蹤與智能充電控制有機結合在一起，充分利用光伏電池的輸出功率，縮短充電時間，提高充電效率；研究了一種全數字式逆變器，通過電壓有效值外環和瞬時值內環的雙閉環控制，既能保證系統輸出電壓的穩態精度，又能保證瞬變負載條件下的動態特性。研制了一套3kW光伏獨立發電系統并進行了實驗驗證。 針對住宅型光伏并網逆變器體積小、性能價格比高的要求，研究了一種基于導抗變換器的并網逆變器拓撲結構，相比于傳統電流型逆變器，本拓撲省去了笨重的電抗器，同時利用高頻變壓器進行能量傳遞和電氣隔離，進一步降低了系統損耗和體積，降低系統成本。 經研究發現，由于導抗變換器的固有特性，采用傳統的SPWM調制方法將導致并網逆變器輸出平頂飽和的非正弦電流，造成對電網的諧波污染，提出了一種新型改進調制模式。該方法可以實現高功率因數、低諧波并網發電。根據上述理論分析，研制了一臺3kW單相光伏并網逆變器，實驗結果驗證了理論分析的正確性。 研究了一種三相電流型并網逆變器拓撲結構及其控制方法，采用改進調制模式對其進行控制，在諧波抑制方面取得了滿意的效果。提出的三相并網逆變方案，相比于傳統三相并網逆變器，具有如下顯著優點：系統中任意一相都是一個獨立的子系統，不受其它相影響，即使在某一相或某兩相損壞的情況下，剩余相也能正常運行，增加了系統的冗余性；在三相電網不平衡情況下，本方法也能提供穩定的三相電流，增加系統抗電網波動能力。初看起來本方案使用的導抗變換器和變壓器有3套，但是每相承受的功率容量只有系統總功率的三分之一，這樣可以選用較小容量的器件，有利于高頻電感和變壓器的制作和生產。提出了一種基于導抗變換器的三相電流型逆變器實現方案，利用導抗變換器將輸入直流電壓變換為高頻正弦電流，經高頻變壓器隔離及電流等級變換后進行裂相調制，輸出為三相正弦電流。該方法不僅省去了傳統電流型逆變器直流側電抗器，而且采用高頻變換進行功率傳輸，減小了隔離變壓器及輸出濾波器的體積，有利于裝置的小型化和降低成本。 針對光伏電池輸出電壓較低的問題，研究了一種單級式三相升壓型并網逆變器，通過一級變換同時實現升壓和DC/AC變換功能，并且提出了一種基于DSP芯片的控制策略，本方法僅用一個電壓傳感器就能替代原先的三個電壓傳感器：每個載波周期短路相只進行一次開關動作，同時任何時刻只有2個開關管導通，可有效降低系統的開關損耗和導通損耗；由于采用DSP控制，具有控制靈活、穩定性高、成本低、并網電能質量好，便于功率調節等優點。 提出了一種光伏并網與有源濾波兼用的統一控制策略，在同一套裝置上既實現光伏并網發電，又實現諧波補償，克服目前的光伏發電裝置白天發電、夜間停機的不足，提高系統利用率。詳細分析了無功電流和諧波電流的檢測方法、光伏并網發電有功指令電流的生成方法及電流環控制器和電壓環控制器的設計方法，并對光伏并網發電與有源濾波統一控制模式和單一有源濾波模式進行了討論，仿真和實驗結果驗證了所提出的系統結構及控制策略的正確性和可行性。
上傳時間： 2013-04-24
上傳用戶：dancnc
隨著通訊技術和電力系統的發展，對通訊用電源和電力操作電源的性能、重量、體積、效率和可靠性都提出了更高的要求。而應用于中大功率場合的全橋變換器與軟開關的結合解決了這一問題。因此，對其進行研究設計具有十分重要的意義。 首先，論文闡述PWM DC/DC變換器的軟開關技術，且根據移相控制PWM全橋變換器的主電路拓撲結構，選定適合于本論文的零電壓開關軟開關技術的電路拓撲，并對其基本工作原理進行闡述，同時給出ZVS軟開關的實現策略。 其次，對選定的主電路拓撲結構進行電路設計，給出主電路中各參量的設計及參數的計算方法，包括輸入、輸出整流橋及逆變橋的器件的選型，輸入整流濾波電路的參數設計、高頻變壓器及諧振電感的參數設計以及輸出整流濾波電路的參數設計。 然后，論述移相控制電路的形成，對移相控制芯片進行選擇，同時對移相控制芯片UC3875進行詳細的分析和設計。對主功率管MOSFET的驅動電路進行分析和設計。 最后，基于理論計算，對系統主電路進行仿真，研究其各部分設計的參數是否合乎實際電路。搭建移相控制ZV SDC/DC全橋變換器的實驗平臺，在系統實驗平臺上做了大量的實驗。 實驗結果表明，論文所設計的DC/DC變換器能很好的實現軟開關，提高效率，使輸出電壓得到穩定控制，最后通過調整移相控制電路，可實現直流輸出的寬范圍調整，具有很好的工程實用價值。
上傳時間： 2013-08-04
上傳用戶：zklh8989
本論文基于直接擴頻通信的理論設計了一種全數字的中頻接收機，使用Xilinx公司的FPGA芯片xc3s400作為接收機的主芯片，實現中頻數字信號的下變頻，基帶解調，PN碼的捕獲及跟蹤環路的設計并給出了它們的具體設計步驟及RTL級邏輯電路圖。本文對于數字下變頻器的設計、數字抑制載波恢復環的設計進行了詳細的論述，還使用Matlab中的Simulink對本接收機系統所要使用的全數字Costas環進行了功能仿真并給出了仿真結果。 本文使用高速模數轉換器AD9601對中頻模擬信號進行采樣，最后再用高速數模轉換器AD9740還原出原始信息，并給出了它們與核心芯片xc3s400的接口設計方法及原理電路圖。
上傳時間： 2013-07-30
上傳用戶：weiwolkt
頻率是電子技術領域內的一個基本參數，同時也是一個非常重要的參數。穩定的時鐘在高性能電子系統中有著舉足輕重的作用，直接決定系統性能的優劣。隨著電子技術的發展，測頻系統使用時鐘的提高，測頻技術有了相當大的發展，但不管是何種測頻方法，±1個計數誤差始終是限制測頻精度進一步提高的一個重要因素。 本設計闡述了各種數字測頻方法的優缺點。通過分析±1個計數誤差的來源得出了一種新的測頻方法：檢測被測信號，時基信號的相位，當相位同步時開始計數，相位再次同步時停止計數，通過相位同步來消除計數誤差，然后再通過運算得到實際頻率的大小。根據M/T法的測頻原理，已經出現了等精度的測頻方法，但是還存在±1的計數誤差。因此，本文根據等精度測頻原理中閘門時間只與被測信號同步，而不與標準信號同步的缺點，通過分析已有等精度澳孽頻方法所存在±1個計數誤差的來源，采用了全同步的測頻原理在FPGA器件上實現了全同步數字頻率計。根據全同步數字頻率計的測頻原理方框圖，采用VHDL語言，成功的編寫出了設計程序，并在MAX+PLUS Ⅱ軟件環境中，對編寫的VHDL程序進行了仿真，得到了很好的效果。最后，又討論了全同步頻率計的硬件設計并給出了電路原理圖和PCB圖。對構成全同步數字頻率計的每一個模塊，給出了較詳細的設計方法和完整的程序設計以及仿真結果。
上傳時間： 2013-06-05
上傳用戶：wys0120
數字超聲診斷設備在臨床診斷中應用十分廣泛，研制全數字化的醫療儀器已成為趨勢。盡管很多超聲成像儀器設計制造中使用了數字化技術，但是我們可以說現代VLSI 和EDA 技術在其中并沒有得到充分有效的應用。隨著現代電子信息技術的發展，PLD 在很多與B 型超聲成像或多普勒超聲成像有關的領域都得到了較好的應用，例如數字通信和相控雷達領域。 在研究現代超聲成像原理的基礎上，我們首先介紹了常見的數字超聲成像儀器的基本結構和模塊功能，同時也介紹了現代FPGA 和EDA 技術。隨后我們詳細分析討論了B 超中，全數字化波束合成器的關鍵技術和實現手段。我們設計實現了片內高速異步FIFO 以降低采樣率，仿真結果表明資源使用合理且訪問時間很小。正交檢波方法既能給出灰度超聲成像所需要的回波的幅值信息，也能給出多普勒超聲成像所需要的回波的相移信息。我們設計實現了基于直接數字頻率合成原理的數控振蕩器，能夠給出一對幅值和相位較平衡的正交信號，且在FPGA 片內實現方案簡單廉價。數控振蕩器輸出波形的頻率可動態控制且精度較高，對于隨著超聲在人體組織深度上的穿透衰減，導致回波中心頻率下移的聲學物理現象，可視作將回波接收機的中心頻率同步動態變化進行補償。 還設計實現了B 型數字超聲診斷儀前端發射波束聚焦和掃描控制子系統。在單片FPGA 芯片內部設計實現了聚焦延時、脈寬和重復頻率可動態控制的發射驅動脈沖產生器、線掃控制、探頭激勵控制、功能碼存儲等功能模塊，功能仿真和時序分析結果表明該子系統為設計實現高速度、高精度、高集成度的全數字化超聲診斷設備打下了良好的基礎，將加快其研發和制造進程，為生物醫學電子、醫療設備和超聲診斷等方面帶來新思路。
上傳時間： 2013-06-18
上傳用戶：hfmm633
在傳統的電力電子電路中，DC/DC變換器通常采用模擬電路實現電壓或電流的控制。數字控制與模擬控制相比，有著顯著的優點，數字控制可以實現復雜的控制策略，同時大大提高系統的可靠性和靈活性，并易于實現系統的智能化。但目前數字控制基本上限于電力傳動領域，DC/DC變換器由于其開關頻率較高，一般其外圍功能由DSP或微處理器完成，而控制的核心，如PWM發生等大多采用專用控制芯片實現。FPGA由于其快速性、靈活性及保密性等優點，近年來在數字控制領域受到越來越多的關注。基于FPGA的DC/DC變換器是電力電子領域重要的研究方向之一。本文研究了同步Buck變換器的建模、設計及仿真，采用Xinlix的VIRTEX-Ⅱ PRO FPGA開發板實現了Buck變換器的全數字控制。 論文首先從Buck變換器的理論分析入手，根據它的物理特性，研究了該變換器的狀態空間平均模型和小信號分析。為了獲得高性能的開關電源，提出并分析了混雜模型設計方案，然后進行了控制器設計。并采用MATLAB/SIMULINK建立了同步Buck電路的仿真模型，并進行仿真研究。浮點仿真的運算精度與溢出問題，影響了仿真的精度。為了克服這些不足，作者采用了定點仿真方法，得到了滿意的仿真結果。論文還著重論述了開關電源的數字控制器部分，數字控制器一般由三個主要功能模塊組成：模數轉換器、數字脈寬調制器(Digital PulseWidth Modulation：DPWM)和數字補償器。文中重點研究了DPWM和數字補償器，闡述了目前高頻數字控制變換器中存在的主要問題，特別是高頻狀態下DPWM分辨率較低，影響控制精度，甚至引起極限環(Limit Cycling)現象，對DPWM分辨率的提高與系統硬件工作頻率之間的矛盾、DPWM分辨率與A/D分辨率之間的關系等問題作了全面深入的分析。論文提出了一種新的提高DPWM分辨率的方法，該方法在不提高系統硬件頻率的前提下，采用軟件使DPWM的分辨率大大提高。作者還設計了兩種數字補償器，并進行了分析比較，選擇了合適的補償算法，達到了改善系統性能的目的。 設計完成后，作者使用ISE 9.1i軟件進行了FPGA實現的前、后仿真，驗證了所提出理論及控制算法的正確性。作者完成了Buck電路的硬件制作及基于FPGA的軟件設計，采用32MHz的硬件晶振實現了11-bit的DPWM分辨率，開關頻率達到1MHz，得到了滿意的系統性能，論文最后給出了仿真和實驗結果。
上傳時間： 2013-07-23
上傳用戶：kristycreasy
軟件無線電(SDR)
上傳時間： 2013-06-13
上傳用戶：linlin
頻率是電子技術領域內的一個基本參數，同時也是一個非常重要的參數。穩定的時鐘在高性能電子系統中有著舉足輕重的作用，直接決定系統性能的優劣。隨著電子技術的發展，測頻系統使用時鐘的提高，測頻技術有了相當大的發展，但不管是何種測頻方法，±1個計數誤差始終是限制測頻精度進一步提高的一個重要因素。 本設計闡述了各種數字測頻方法的優缺點。通過分析±1個計數誤差的來源得出了一種新的測頻方法：檢測被測信號，時基信號的相位，當相位同步時開始計數，相位再次同步時停止計數，通過相位同步來消除計數誤差，然后再通過運算得到實際頻率的大小。根據M/T法的測頻原理，已經出現了等精度的測頻方法，但是還存在±1的計數誤差。因此，本文根據等精度測頻原理中閘門時間只與被測信號同步，而不與標準信號同步的缺點，通過分析已有等精度澳孽頻方法所存在±1個計數誤差的來源，采用了全同步的測頻原理在FPGA器件上實現了全同步數字頻率計。根據全同步數字頻率計的測頻原理方框圖，采用VHDL語言，成功的編寫出了設計程序，并在MAX+PLUS Ⅱ軟件環境中，對編寫的VHDL程序進行了仿真，得到了很好的效果。最后，又討論了全同步頻率計的硬件設計并給出了電路原理圖和PCB圖。對構成全同步數字頻率計的每一個模塊，給出了較詳細的設計方法和完整的程序設計以及仿真結果。
上傳時間： 2013-04-24
上傳用戶：qqoqoqo
在過去的十幾年間，FPGA取得了驚人的發展：集成度已達到1000萬等效門、速度可達到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時鐘的分布質量就變得越來越重要。時鐘延時和時鐘相位偏移已成為影響系統性能的重要因素。現在，解決時鐘延時問題主要使用時鐘延時補償電路。 為了消除FPGA芯片內的時鐘延時，減小時鐘偏差，本文設計了內置于FPGA芯片中的延遲鎖相環，采用一種全數字的電路結構，將傳統DLL中的用模擬方式實現的環路濾波器和壓控延遲鏈改進為數字方式實現的時鐘延遲測量電路，和延時補償調整電路，配合特定的控制邏輯電路，完成時鐘延時補償。在輸入時鐘頻率不變的情況下，只需一次調節過程即可完成輸入輸出時鐘的同步，鎖定時間較短，噪聲不會積累，抗干擾性好。 在Smic0.18um工藝下，設計出的時鐘延時補償電路工作頻率范圍從25MHz到300MHz，最大抖動時間為35ps，鎖定時間為13個輸入時鐘周期。另外，完成了時鐘相移電路的設計，實現可編程相移，為用戶提供與輸入時鐘同頻的相位差為90度，180度，270度的相移時鐘；時鐘占空比調節電路的設計，實現可編程占空比，可以提供占空比為50/50的時鐘信號；時鐘分頻電路的設計，實現頻率分頻，提供1.5，2，2.5，3，4，5，8，16分頻時鐘。
上傳時間： 2013-07-06
上傳用戶：LouieWu
