隨著移動終端、多媒體、通信、圖像掃描技術(shù)的發(fā)展，圖像應(yīng)用日益廣泛，壓縮編碼技術(shù)對圖像處理中大量數(shù)據(jù)的存儲和傳輸至關(guān)重要。同時， FPGA單片規(guī)模的不斷擴(kuò)大，在FPGA芯片內(nèi)實現(xiàn)復(fù)雜的數(shù)字信號處理系統(tǒng)也成為現(xiàn)實，因此采用FPGA實現(xiàn)圖像壓縮已成為一種必然趨勢。JPEG靜態(tài)圖像壓縮標(biāo)準(zhǔn)應(yīng)用非常廣泛，是圖像壓縮中主要的標(biāo)準(zhǔn)之一。研究JPEG圖像壓縮在FPGA上的實現(xiàn)，具有廣闊的應(yīng)用背景。 論文從實際工程應(yīng)用出發(fā)，通過設(shè)計圖像壓縮的IP核，完成JPEG壓縮算法在FPGA上的實現(xiàn)。首先闡述JPEG基本模式的壓縮編碼的標(biāo)準(zhǔn)，然后在設(shè)計規(guī)劃過程中，采用SOC的設(shè)計思想，給出整個系統(tǒng)的內(nèi)部結(jié)構(gòu)、層次劃分，對各個模塊的HDL實現(xiàn)進(jìn)行詳細(xì)的描述，最后完成整體驗證。方案采用了IP核復(fù)用的設(shè)計技術(shù)，基于Xilinx公司本身的IP核，進(jìn)行了再次開發(fā)。在研究JPEG標(biāo)準(zhǔn)的核心算法DCT的基礎(chǔ)上，加以改進(jìn)，設(shè)計了適合器件結(jié)構(gòu)的基于DA算法的DCT變換的IP核。通過結(jié)構(gòu)和算法的優(yōu)化，提高了速度，減少占用過多的片內(nèi)資源。 設(shè)計基于Xilinx的Virtex- II系列的FPGA的硬件平臺,在ISE7.1中編譯綜合，最后通過Modelsim仿真驗證。分辨率為352×288大小的源圖像，在不同的壓縮等級設(shè)置下，均測試通過。仿真驗證的結(jié)果表明：基于FPGA的JPEG壓縮編碼占用較少的硬件資源，可在較高的工作頻率下運(yùn)行，設(shè)計在速度和資源利用率方面達(dá)到了較優(yōu)的狀態(tài)，能夠滿足一般圖像壓縮的要求。 整個設(shè)計可以作為單獨(dú)的JPEG編碼芯片也可以作為IP核添加到其他系統(tǒng)中去，具有一定的使用價值。
上傳時間： 2013-04-24
上傳用戶：nairui21
USB(UniversalSerialBus，通用串行總線)作為一種新興的計算機(jī)外設(shè)總線標(biāo)準(zhǔn)，由于它有使用方便、真正的熱插拔、高性能和系統(tǒng)造價低廉等優(yōu)點(diǎn)，其迅速得到了大規(guī)模的應(yīng)用。同時，隨著電子技術(shù)的不斷發(fā)展與進(jìn)步，基于EDA技術(shù)的芯片設(shè)計正在成為電子系統(tǒng)設(shè)計的主流?！ ”疚氖紫群喪隽薝SB協(xié)議；然后給出了基于USB、FPGA和51單片機(jī)通用的數(shù)字信號處理實驗平臺方案；接著詳細(xì)討論了串行AD、串行DA與FPGA，存儲器與FPGA，51與FPGA，PDIUSBD12與51等硬件模塊的設(shè)計；并對相應(yīng)模塊分別進(jìn)行基于VHDL和C51的軟件設(shè)計；最后討論了USB驅(qū)動程序和相關(guān)動態(tài)連接庫的使用以及應(yīng)用程序的開發(fā)?！ ≡撏ㄓ玫臄?shù)字信號處理實驗平臺不僅可以進(jìn)行完成AD采集數(shù)據(jù)、DA輸出、USB與PC機(jī)通信實驗，也還可以進(jìn)行一些復(fù)雜的數(shù)字信號處理實驗，如濾波和譜分析等。
標(biāo)簽： FPGA USB 實驗 系統(tǒng)開發(fā)
上傳時間： 2013-04-24
上傳用戶：wweqas
全數(shù)字調(diào)制解調(diào)技術(shù)具有多速率、多制式、智能性等特點(diǎn)，這極大的提高了通信系統(tǒng)的靈活性和通用性，符合未來通信技術(shù)發(fā)展的方向?！ ”疚膹娜缦聨讉€方面對全數(shù)字調(diào)制解調(diào)器進(jìn)行了深入系統(tǒng)研究：1，在介紹全數(shù)字調(diào)制解調(diào)器的發(fā)展現(xiàn)狀和研究QPSK通信調(diào)制解調(diào)方式的基礎(chǔ)上，依據(jù)軟件定性仿真分析了QPSK正交調(diào)制解調(diào)系統(tǒng)，設(shè)計出了滿足系統(tǒng)要求的實現(xiàn)電路框圖并選定了芯片；2，在完成了基于FPGA芯片實現(xiàn)QPSK調(diào)制解調(diào)的算法方案設(shè)計基礎(chǔ)上，利用VHDL語言完成了芯片程序的設(shè)計，并對其進(jìn)行了調(diào)試和功能仿真；3，利用設(shè)計出的調(diào)制解調(diào)器與選定的AD、DA、正交調(diào)制解調(diào)芯片，完成了QPSK通信系統(tǒng)的硬件電路的設(shè)計并完成了調(diào)制電路的研制；4，完成電路的信息速率大于300Kbps，產(chǎn)生的中頻信號中心頻率70MHz，帶寬500KHz，滿足系統(tǒng)設(shè)計要求，由于時間關(guān)系解調(diào)電路仍在調(diào)試中。 本文基于FPGA實現(xiàn)的QPSK數(shù)字調(diào)制解調(diào)器具有體積小、集成度高和軟件可升級等優(yōu)點(diǎn)，這為設(shè)計高集成和高靈活性的通信系統(tǒng)提供了技術(shù)基礎(chǔ)。
標(biāo)簽： QPSK FPGA 基帶 通信設(shè)計
上傳時間： 2013-07-08
上傳用戶：xinshou123456
根據(jù)雷達(dá)、圖像、通信等領(lǐng)域?qū)π盘柛咚偬幚淼囊?，研究人員正尋求新的高速的數(shù)字信號處理實現(xiàn)方法，以滿足這種高速地處理數(shù)據(jù)的需要。 本文對單片F(xiàn)PGA的雷達(dá)處理機(jī)實現(xiàn)進(jìn)行了研究。文章根據(jù)線性調(diào)頻信號脈沖壓縮理論，選擇合適的加窗函數(shù)，對線性調(diào)頻信號進(jìn)行脈沖壓縮，得出仿真結(jié)果；完成了雷達(dá)信號處理部分的PCB制版；確定了與其他PCB板之間的接口關(guān)系；編寫了FPGA程序，采用DA算法并根據(jù)FIR原理實現(xiàn)32階濾波器，進(jìn)行了脈沖壓縮處理?！ ?/p>
上傳時間： 2013-04-24
上傳用戶：suonidaoke
頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域。目前，常用的頻率合成技術(shù)有直接式頻率合成，鎖相頻率合成和直接數(shù)字頻率合成(DDS)。本次設(shè)計是利用FPGA完成一個DDS系統(tǒng)并利用該系統(tǒng)實現(xiàn)模擬信號的數(shù)字化調(diào)頻。 DDS是把一系列數(shù)字量形式的信號通過D/A轉(zhuǎn)換形成模擬量形式的信號的合成技術(shù)。主要是利用高速存儲器作查尋表，然后通過高速D/A轉(zhuǎn)換器產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其他任意波形)。一個典型的DDS系統(tǒng)應(yīng)包括：相位累加器，可在時鐘的控制下完成相位的累加；相位碼—幅度碼轉(zhuǎn)換電路，一般由ROM實現(xiàn)；DA轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號。DDS系統(tǒng)可以很方便地獲得頻率分辨率很精細(xì)且相位連續(xù)的信號，也可以通過改變相位字改變信號的相位，因此也廣泛用于數(shù)字調(diào)頻和調(diào)相。本次數(shù)字化調(diào)頻的基本思想是利用AD轉(zhuǎn)換電路將模擬信號轉(zhuǎn)換成數(shù)字信號，同時用該數(shù)字信號與一個固定的頻率字累加，形成一個受模擬信號幅度控制的頻率字，從而獲得一個頻率受模擬信號的幅度控制的正弦波，即實現(xiàn)了調(diào)頻。該DDS數(shù)字化調(diào)頻方案的硬件系統(tǒng)是以FPGA為核心實現(xiàn)的。使用Altera公司的ACEX1K系列FPGA，整個系統(tǒng)由VHDL語言編程，開發(fā)軟件為MAX+PLUSⅡ。經(jīng)過實際測試，該系統(tǒng)在頻率較低時與理論值完全符合，但在高頻時，受器件速度的限制，波形有較大的失真。
標(biāo)簽： FPGA DDS 數(shù)字化 調(diào)頻
上傳時間： 2013-06-14
上傳用戶：ljt101007
本論文首先描述了數(shù)字下變頻基本理論和結(jié)構(gòu),對完成各級數(shù)字信號處理所涉及到的CORDIC、CIC、HB、DA、重采樣等關(guān)鍵算法做了適當(dāng)介紹;然后根據(jù)這些算法提出了基于FPGA實現(xiàn)的結(jié)構(gòu)并進(jìn)一步給出了性能分析;并且從數(shù)字下變頻的系統(tǒng)層次上考慮了各模塊彼此間的性能制約,從而選擇合理配置、優(yōu)化系統(tǒng)結(jié)構(gòu)以獲得模塊間的性能均衡和系統(tǒng)性能的最優(yōu)化;最后給出了FPGA實現(xiàn)的數(shù)字下變頻器在測試中產(chǎn)生的波形和頻譜,作了測試結(jié)果分析.
標(biāo)簽： FPGA 數(shù)字下變頻
上傳時間： 2013-05-25
上傳用戶：01010101
現(xiàn)場總線技術(shù)以其先進(jìn)性、實用性、可靠性、開放性等優(yōu)點(diǎn)，已經(jīng)成為自動化技術(shù)發(fā)展的熱點(diǎn)?，F(xiàn)場總線控制系統(tǒng)作為一種開放的、具可互操作性的、徹底分散的分布式控制系統(tǒng)，已經(jīng)對傳統(tǒng)的PLC、集散控制系統(tǒng)形成了巨大的沖擊，具有廣闊的發(fā)展前景。 作為現(xiàn)場總線之一的CAN總線以其可靠性高、實時性好、價格低廉、容易實現(xiàn)等優(yōu)點(diǎn)，被廣泛應(yīng)用于工業(yè)控制領(lǐng)域。與傳統(tǒng)的控制系統(tǒng)相比，基于CAN總線設(shè)計的工業(yè)控制系統(tǒng)可以減少系統(tǒng)控制的復(fù)雜性，降低成本，并能提高系統(tǒng)的穩(wěn)定性和擴(kuò)展性。 本論文針對某石材加工廠的具體應(yīng)用需求，在分析了CAN總線協(xié)議的基礎(chǔ)上，給出了工業(yè)控制網(wǎng)絡(luò)的總體解決方案，主控節(jié)點(diǎn)硬件設(shè)計、軟件設(shè)計，人機(jī)界面設(shè)計，以及網(wǎng)絡(luò)通訊結(jié)構(gòu)模型及具體實現(xiàn)流程，完成的主要工作如下： 軟硬件平臺設(shè)計，基于ARM處理器LPC2378開發(fā)了工控網(wǎng)絡(luò)主控節(jié)點(diǎn)。設(shè)計了該節(jié)點(diǎn)的硬件電路，包括CAN總線接口電路、串行接口電路、AD、DA轉(zhuǎn)換隔離電路等。在硬件平臺上進(jìn)行μC/OS-II操作系統(tǒng)移植，基于該操作系統(tǒng)編寫了各硬件模塊驅(qū)動程序，主要包括串行接口和CAN模塊的初始化、數(shù)據(jù)接收以及發(fā)送。 通訊設(shè)計，根據(jù)工業(yè)控制應(yīng)用的具體需求，設(shè)計了網(wǎng)絡(luò)整體解決方案，包括網(wǎng)絡(luò)拓?fù)浞桨?，通訊結(jié)構(gòu)等，基于CAN總線技術(shù)規(guī)范CAN2.0B自定義了CAN總線網(wǎng)絡(luò)應(yīng)用層通信協(xié)議CAN08。 人機(jī)界面設(shè)計，基于威綸MT505設(shè)計了工控網(wǎng)絡(luò)的人機(jī)界面，編程實現(xiàn)人機(jī)界面與主控節(jié)點(diǎn)的Modbus通訊。
標(biāo)簽： ARM 現(xiàn)場總線 控制系統(tǒng) 主控
上傳時間： 2013-07-09
上傳用戶：familiarsmile
電液控制作為液壓控制的一個新分支，因為其本身的特點(diǎn)正得到越來越廣泛的應(yīng)用。電液控制系統(tǒng)的發(fā)展對電液控制技術(shù)提出了更高的要求，這必將促進(jìn)電液控制技術(shù)的發(fā)展。本文在教研室多年電液控制經(jīng)驗的基礎(chǔ)上，提出開發(fā)通用型電液系統(tǒng)數(shù)字控制器。 通過對電液控制技術(shù)的研究，了解電液系統(tǒng)的一般構(gòu)成，結(jié)合多個具體實例，本文提出數(shù)字式電液控制器概念，以ARM微處理器為硬件核心，采用多種智能控制算法解決電液系統(tǒng)閉環(huán)控制問題。 數(shù)字控制器以PHILIPS公司的32位ARM7微處理器LPC2292為硬件核心，配有高速AD、DA轉(zhuǎn)換器。硬件設(shè)計注重通用性，具有多種輸入、輸出通道，可以采集和輸出多種、多個模擬量信號和數(shù)字量信。具有多種通信接口，可以實現(xiàn)近距離監(jiān)控或者遠(yuǎn)距離操控。人機(jī)交互通道豐富，具有報警、狀態(tài)指示、參數(shù)顯示等功能。采用光電隔離、獨(dú)立電源、屏蔽外殼等措施保證控制器具有良好的穩(wěn)定性、可靠性。軟件設(shè)計采用UC/OS-II嵌入式操作系統(tǒng)，內(nèi)部集成多種智能控制算法，保證電液系統(tǒng)閉環(huán)控制取得良好的效果。開發(fā)模擬試驗系統(tǒng)，可以模擬電液系統(tǒng)現(xiàn)場的各種信號和閉環(huán)回路，實現(xiàn)實驗室調(diào)試。采用Visual Basic開發(fā)上位機(jī)軟件，配合控制器完成參數(shù)修改、保存，繪制實時監(jiān)控曲線，控制硬件等功能。 控制器解決了電液系統(tǒng)多樣性難題，客服模擬控制的缺點(diǎn)。研發(fā)出模糊自整定PID算法，它成功解決了閉環(huán)控制過程中設(shè)定信號不斷變化的難題。經(jīng)過多次現(xiàn)場調(diào)試，目前控制器已經(jīng)成功應(yīng)用于國內(nèi)多家企業(yè)的輪胎耐久性試驗機(jī)和密煉機(jī)兩種電液系統(tǒng)，在這兩種系統(tǒng)中成功取代進(jìn)口國外模擬控制器，并且控制效果好于國外模擬控制器。關(guān)鍵詞：電液系統(tǒng)；ARM7；UC/OS-II；模糊自整定
標(biāo)簽： ARM 微處理器 電液系統(tǒng)
上傳時間： 2013-05-31
上傳用戶：3233
目前運(yùn)動控制主要有兩種實現(xiàn)方式,一是使用PLC加運(yùn)動控制模塊來實現(xiàn)：二是使用PC加運(yùn)動控制卡來實現(xiàn)。兩者各有優(yōu)缺點(diǎn),但兩者有以下共同的缺點(diǎn)：一是由于它們兒乎都是采用通用微控制器(MCU和DSP)來實現(xiàn)電機(jī)控制,由于受CPU速度的限制,以及CPU的多個進(jìn)程同時處理,故無法在控制精度和控制速度比較高的場合中應(yīng)用。二是它們的設(shè)計只是把運(yùn)動控制部件當(dāng)作系統(tǒng)的一個部分,如果要完成一個機(jī)械設(shè)備的完整控制,還需要輔助有其他的數(shù)字量/模擬量控制設(shè)備。這樣在提高了系統(tǒng)成本的同時,也降低了系統(tǒng)的可靠性。 論文設(shè)計了一種基于ARM+CPLD的高速運(yùn)動控制器,該控制器采用高速的CPLD處理器來完成電機(jī)的閉環(huán)控制,輔助以NXP的32位ARM7TDMI處理器LPC231X來實現(xiàn)復(fù)雜的運(yùn)動規(guī)劃,使得運(yùn)動控制精度更高、速度更快、運(yùn)動更加平穩(wěn)；同時為系統(tǒng)擴(kuò)展了常規(guī)運(yùn)動控制卡不具備的通用I/O接口,除開4軸運(yùn)動控制所需要的8點(diǎn)高速脈沖輸入和8點(diǎn)高速脈沖輸出外,系統(tǒng)具有24點(diǎn)數(shù)字量輸入(可選共陰或共陽),25點(diǎn)繼電器輸出,僅一臺這樣的專用設(shè)備就可以完成4軸運(yùn)動控制和設(shè)備上其它開關(guān)量控制。 系統(tǒng)采用可移植的軟、硬件設(shè)計。硬件上以運(yùn)動控制部件為核心,可以方便的在ARM處理器預(yù)留的資源上擴(kuò)展出數(shù)字輸入,數(shù)字輸出,AD輸入,DA輸出等常用功能模塊。系統(tǒng)軟件構(gòu)架如下：在最上層,系統(tǒng)采用μC/OS-Ⅱ操作系統(tǒng)來完成系統(tǒng)任務(wù)調(diào)度；在底層,將底層設(shè)備的操作打包編寫成底層驅(qū)動的形式,可直接供用戶程序調(diào)用；在中間層,可根據(jù)不同的用戶要求編寫用戶程序,再將其傳遞給μC/OS-Ⅱ來調(diào)度該用戶程序。 將該運(yùn)動控制器應(yīng)用于工業(yè)應(yīng)用中的套標(biāo)機(jī),在對套標(biāo)機(jī)進(jìn)行運(yùn)動分解之后,結(jié)合套標(biāo)機(jī)的電氣特性,很好的實現(xiàn)了運(yùn)動控制器在套標(biāo)機(jī)上的二次開發(fā),滿足了套標(biāo)機(jī)在現(xiàn)場中的應(yīng)用。
標(biāo)簽： ARMCPLD 運(yùn)動控制器
上傳時間： 2013-04-24
上傳用戶：牛津鞋
本文對16QAM基帶Modem的FPGA芯片設(shè)計進(jìn)行了研究與論述.首先介紹了16QAM調(diào)制的原理和16QAM基帶Modem的FPGA芯片總體設(shè)計,以及一些FPGA設(shè)計的基本原則.接著介紹了高性能濾波器的FPGA設(shè)計方法,并采用多相結(jié)構(gòu)濾波器和分布式算法(DA)設(shè)計了發(fā)送端平方根升余弦滾降濾波器.然后介紹了自適應(yīng)盲均衡器的設(shè)計,該均衡器是一個復(fù)數(shù)結(jié)構(gòu)的橫向濾波器,采用復(fù)用抽頭的結(jié)構(gòu)來節(jié)省資源,本文對自適應(yīng)均衡器的核心運(yùn)算單元-采用booth編碼算法設(shè)計的高性能乘累加(MAC)運(yùn)算單元進(jìn)行了詳細(xì)描述.接下來介紹了載波恢復(fù)環(huán)路的FPGA設(shè)計,這是一個數(shù)字二階鎖相環(huán),本文推導(dǎo)了數(shù)字二階鎖相環(huán)和模擬二階鎖相環(huán)的對應(yīng)關(guān)系.DD相位檢測算法中的反正切函數(shù)tan
上傳時間： 2013-04-24
上傳用戶：dajin
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
