超聲波電源廣泛應用于超聲波加工、診斷、清洗等領域,其負載超聲波換能器是一種將超音頻的電能轉變為機械振動的器件。由于超聲換能器是一種容性負載,因此換能器與發生器之間需要進行阻抗匹配才能工作在最佳狀態。串聯匹配能夠有效濾除開關型電源輸出方波存在的高次諧波成分,因此應用較為廣泛。但是環境溫度或元件老化等原因會導致換能器的諧振頻率發生漂移,使諧振系統失諧。傳統的解決辦法就是頻率跟蹤,但是頻率跟蹤只能保證系統整體電壓電流同頻同相,由于工作頻率改變了而匹配電感不變,此時換能器內部動態支路工作在非諧振狀態,導致換能器功率損耗和發熱,致使輸出能量大幅度下降甚至停振,在實際應用中受到限制。所以,在跟蹤諧振點調節逆變器開關頻率的同時應改變匹配電感才能使諧振系統工作在最高效能狀態。針對按固定諧振點匹配超聲波換能器電感參數存在的缺點,本文應用耦合振蕩法對換能器的匹配電感和耦合頻率之間的關系建立數學模型,證實了匹配電感隨諧振頻率變化的規律。給出利用這一模型與耦合工作頻率之間的關系動態選擇換能器匹配電感的方法。經過分析比較,選擇了基于磁通控制原理的可控電抗器作為匹配電感,通過改變電抗控制度調節電抗值。并給出了實現這一方案的電路原理和控制方法。最后本文以DSP TMS320F2812為核心設計出實現這一原理的超聲波逆變電源。實驗結果表明基于磁通控制的可控電抗器可以實現電抗值隨電抗控制度線性無級可調,由于該電抗器輸出正弦波,理論上沒有諧波污染。具體采用復合控制策略,穩態時,換能器工作在DPLL鎖定頻率上;動態時,逐步修改匹配電抗大小,搜索輸出電流的最大值,再結合DPLL鎖定該頻率。配合PS-PWM可實現功率連續可調。該超聲波換能系統能夠有效的跟隨最大電流輸出頻率,即使頻率發生漂移系統仍能保持工作在最佳狀態,具有實際應用價值。
上傳時間: 2013-04-24
上傳用戶:lacsx
電梯在垂直升降的過程中,由于功率變化范圍很大,節能潛力巨大。本文主要工作在于結合電梯系統的特點,對超級電容儲能系統中超級電容容量需求及其他相關參數的設置進行詳細討論。也對與之配套的雙向DC/DC變換器進行研究。 本文在研究了電梯系統的結構和運行特點的基礎上,對其運行過程中能量狀態的變化進行了詳細分析,得到了儲能裝置中超級電容器容量的計算方法,并在此基礎上,根據超級電容器容量需求與系統前級雙向整流器功率的關系,提出了一套簡單有效的能量管理方案,減少了儲能裝置中超級電容器的容量需求。并且對于超級電容容量設置給出了一般的原則。 儲能裝置與系統直流母線之間需要雙向變換器進行能量傳遞,本文對于各種雙向直流變換器拓撲的優缺點進行了比較,結合在超級電容儲能裝置中的具體應用需要,得出BUCK/BOOST型變換器更適合本文中的應用。 本文為儲能裝置設計了基于DSP(數字信號處理器)全數字控制的具有多種工作方式的雙向DC/DC變換器的小功率樣機,在電容器放電時,以恒流模式向直流母線輸送能量;在電容器充電時,以分段恒流模式或恒壓模式進行充電。文中給出了詳細的硬件電路以及數字控制部分的設計過程,并通過實驗進行了驗證。
上傳時間: 2013-04-24
上傳用戶:冇尾飛鉈
互聯網、移動通信、星基導航是21世紀信息社會的三大支柱產業,而GPS系統的技術水平和發展歷程代表著全世界衛星導航系統的發展狀況。目前,我國已經成為GPS的使用大國,衛星導航產業鏈也已基本形成。然而,我們對GPS核心技術(即如何捕獲衛星信號并保持對信號的跟蹤)的研究還不夠深入,我國GPS產品的核心部分多數還是靠進口。因此,對GPS核心技術的研究是非常緊迫的。 本文首先介紹了GPS的定位原理,之后闡述了GPS接收機的基本原理一直接擴頻通信和GPS信號的結構與特性。從這些方面出發研究接收機基帶處理器的捕獲與跟蹤設計方案。 設計過程中,先詳細分析了滑動相關的捕獲算法和基于FFT的快速捕獲算法,并利用matlab進行了驗證。由于前者靈活性好且可捕獲到高精度的碼相位和載波頻率,適合于本文的硬件接收機,所以本文確定了滑動相關的捕獲方案。 接著分析了跟蹤環路的特點,跟蹤模塊采用碼跟蹤環和載波跟蹤環耦合的方法實現。由于GPS系統通常工作在非常低的信噪比環境中,而非相干環在低信噪比下環路跟蹤性能較好,所以碼跟蹤環采用非相干(DDLL)環實現。這種跟蹤環路采用的鑒相器是能量鑒相器,對數據的調制和載波相位都不敏感,鑒相器不會產生不確定量。由于輸入信號存在180°相位翻轉,而COSTAS鎖相環允許數據調制,對I支路和Q支路信號的180°相位翻轉不敏感,所以載波跟蹤環采用COSTAS鎖相環實現。上述算法在matlab環境下得到了驗證。 基帶處理器電路的主要模塊在Quartus II8.0開發平臺上利用VHDL硬件描述語言實現。然后利用EDA仿真工具ModelSim-Altera6.1g進行了邏輯仿真。本設計滿足系統功能和性能的要求,可以直接用于實時GPS接收機系統的設計中,為自主設計GPS接收機奠定了基礎。 最后,由于在弱電磁環境下,捕獲失鎖后32PPS信號會丟失。所以設計了一個能授時和守時的算法去得到與GPS時同步的精確授時秒信號。并且實現了這個算法。
上傳時間: 2013-04-24
上傳用戶:zuozuo1215
現場可編程門陣列(FPGA,Field Programmable Gate Array)是可編程邏輯器件的一種,它的出現是隨著微電子技術的發展,設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC,Application Specific Integrated Circuit).芯片,而且希望ASIC的設計周期盡可能短,最好是在實驗室里就能設計出合適的ASIC芯片,并且立即投入實際應用之中。現在,FPGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一,它的主要作用是提供封裝引腳到CLB之間的接口,將外部信號引入FPGA內部進行邏輯功能的實現并把結果輸出給外部電路,并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現各種邏輯功能,在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言,可選的I/O資源的特性包括:IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現,該課題是成都華微電子系統有限公司FPGA大項目中的一子項,目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊;同時針對以前設計的I/O模塊不支持雙端標準的缺點,要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發轉換電路,與單端標準比較,LVDS具有很多優點: (1)LVDS傳輸的信號擺幅小,從而功耗低,一般差分線上電流不超過4mA,負載阻抗為100Ω。這一特征使它適合做并行數據傳輸。 (2)LVDS信號擺幅小,從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化,單端信號擺幅為400mV,這樣允許輸入共模電壓從0.2V到2.2V范圍內變化,也就是說LVDS允許收發兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝,輔助Xilinx公司FPGA開發軟件ISE,設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構,它有靈活的可配置性和出色的適應能力,能支持大量的I/O標準,其中包括單端標準,也包括雙端標準如LVDS等。它具有適應性的優點、可選的特性和考慮到被文件描述的硬件結構特征,這些特點可以改進和簡化系統級的設計,為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數按照用戶手冊描述進行仿真驗證,性能參數已達到預期標準。
上傳時間: 2013-05-15
上傳用戶:shawvi
隨著ASIC設計規模的增長,功能驗證已成為整個開發周期的瓶頸。傳統的基于軟件模擬和硬件仿真的邏輯驗證方法已難以滿足應用的要求,基于FPGA組的原型驗證方法能有效縮短系統的開發周期,可提供更快更全面的驗證。由于FPGA芯片容量的增加跟不上ASIC設計規模的增長,單芯片已無法容納整個設計,所以常常需要對設計進行邏輯分割,將子邏輯塊映射到FPGA陣列中。 本文對邏輯驗證系統的可配置互連結構和ASIC邏輯分割算法進行了深入的研究,提出了FPGA陣列的非對稱可配置互連結構。與現有的對稱互連結構相比,該結構能提供更多的互連通道,可實現對I/O數量、電平類型和互連路徑的靈活配置。 本文對邏輯分割算法進行了較深入的研究。針對現有的兩類分割算法存在的不足,提出并實現了基于設計模塊的邏輯分割算法,該算法有三個重要特征:1)基于設計代碼;2)以模塊作為邏輯分割的最小單位;3)使用模塊資源信息指導邏輯分割過程,避免了設計分割過程的盲目性,簡化了邏輯分割過程。 本文還對并行邏輯分割方法進行了研究,提出了兩種基于不同任務分配策略的并行分割算法,并對其進行了模擬和性能分析;驗證了采用并行方案對ASIC邏輯進行分割和映射的可行性。 最后基于改進的芯片互連結構,使用原型系統驗證方法對某一大規模ASIC設計進行了邏輯分割和功能驗證。實驗結果表明,使用改進后的FPGA陣列互連結構可以更方便和快捷地實現ASIC設計的分割和驗證,不但能顯著提高芯片間互連路徑的利用率,而且能給邏輯分割乃至整個驗證過程提供更好的支持,滿足現在和將來大規模ASIC邏輯驗證的需求。
上傳時間: 2013-06-12
上傳用戶:極客
當前,在系統級互連設計中高速串行I/O技術迅速取代傳統的并行I/O技術正成為業界趨勢。人們已經意識到串行I/O“潮流”是不可避免的,因為在高于1Gbps的速度下,并行I/O方案已經達到了物理極限,不能再提供可靠和經濟的信號同步方法。基于串行I/O的設計帶來許多傳統并行方法所無法提供的優點,包括:更少的器件引腳、更低的電路板空間要求、減少印刷電路板(PCB)層數、PCB布局布線更容易、接頭更小、EMI更少,而且抵抗噪聲的能力也更好。高速串行I/O技術正被越來越廣泛地應用于各種系統設計中,包括PC、消費電子、海量存儲、服務器、通信網絡、工業計算和控制、測試設備等。迄今業界已經發展出了多種串行系統接口標準,如PCI Express、串行RapidIO、InfiniBand、千兆以太網、10G以太網XAUI、串行ATA等等。 Aurora協議是為私有上層協議或標準上層協議提供透明接口的串行互連協議,它允許任何數據分組通過Aurora協議封裝并在芯片間、電路板間甚至機箱間傳輸。Aurora鏈路層協議在物理層采用千兆位串行技術,每物理通道的傳輸波特率可從622Mbps擴展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數據傳輸速率。Aurora可優化支持范圍廣泛的應用,如太位級路由器和交換機、遠程接入交換機、HDTV廣播系統、分布式服務器和存儲子系統等需要極高數據傳輸速率的應用。 傳統的標準背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統的并行總線背板。現在,高速串行背板速率普遍從622Mbps到3.125Gbps,甚至超過10Gbps。AdvancedTCA(先進電信計算架構)正是在這種背景下作為新一代的標準背板平臺被提出并得到快速的發展。它由PCI工業計算機制造商協會(PICMG)開發,其主要目的是定義一種開放的通信和計算架構,使它們能被方便而迅速地集成,滿足高性能系統業務的要求。ATCA作為標準串行總線結構,支持高速互聯、不同背板拓撲、高信號密度、標準機械與電氣特性、足夠步線長度等特性,滿足當前和未來高系統帶寬的要求。 采用FPGA設計高速串行接口將為設計帶來巨大的靈活性和可擴展能力。Xilinx Virtex-IIPro系列FPGA芯片內置了最多24個RocketIO收發器,提供從622Mbps到3.125Gbps的數據速率并支持所有新興的高速串行I/O接口標準。結合其強大的邏輯處理能力、豐富的IP核心支持和內置PowerPC處理器,為企業從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設計傳輸速率為2.5Gbps的高速串行背板接口,該背板接口完全符合PICMG3.0規范。本文對串行高速通道技術的發展背景、現狀及應用進行了簡要的介紹和分析,詳細分析了所涉及到的主要技術包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預加重等。同時對AdvancedTCA規范以及Aurora鏈路層協議進行了分析, 并在此基礎上給出了FPGA的設計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設計工具,可在標準ATCA機框內完成單通道速率為2.5Gbps的全網格互聯。
上傳時間: 2013-05-29
上傳用戶:frank1234
近年來,隨著電子技術的發展,消費電子產品(Consumer Electronics)已與計算機(Computer)、通信(Communication)兩項產品的技術結合在一起,成為目前所統稱的3C產品,并使家用電子電器產品步向智能家居的方向。但是目前大多數智能家居系統其控制器一般由8位或16位的單片機控制,其控制功能比較簡單,很難實現網絡化和無線傳輸,對于未來的智能家居系統的擴展性也比較有限。本文針對目前國內智能家居系統的局限性,提出一種基于嵌入式處理器ARM平臺以及以太網和GPRS網絡通信技術的智能家居系統,它不僅能對小區內住宅的安全狀況進行實時監控,還能實現家用電器的遠程控制、“三表”(即水表、電表、燃氣表)的遠程抄送。同時該系統還提供了規范的串行通信接口,對于未來的系統的擴展提供了廣闊的空間。 本文首先詳細的介紹了ARM處理器及嵌入式操作系統uClinux的發展概況,接著討論了GPRS網絡通信技術的工作原理,最后給出了智能家居控制系統的硬件設計和軟件設計。該智能家居系統的硬件主要包括ARM主控模塊的選型、報警I/O電路設計、以太網接口電路設計、圖像處理模塊電路和“三表”的串行口電路組成。軟件上主要包括uClinux在S3C4510上的移植、圖像采集與壓縮程序、以太網驅動及通訊程序、RS-485串行接口程序、GPRS網絡通信程序和報警I/O接口程序。 該系統主要部分包括小區內住宅的安防監控,GPRS無線智能家電的遠程控制和無線報警以及抄表的遠程傳送。利用當前較為成熟的GPRS技術和以太網實現對小區內用戶進行集中安防監控與管理,同時給出了系統的功能和結構以及硬件原理框圖和軟件設計思路及主要程序。
上傳時間: 2013-07-12
上傳用戶:haobin315
一種8 位I/O口的單片機顯示器和鍵盤接口
上傳時間: 2013-07-29
上傳用戶:標點符號
正交頻分復用(Orthogonal Frequency Division Multiplexing,OFDM)技術是一種多載波傳輸技術,它的基本思想是在頻域內將給定信道劃分成幾個相互正交的子信道,每個子信道使用一個子載波進行調制,各子載波并行傳輸。該技術可以有效提高頻譜利用率,能夠對抗多徑效應產生的頻率選擇性衰弱和載波間干擾,在時變、頻變、多徑干擾嚴重的水聲信道中具有較強的優勢。 隨著計算機和多媒體通信技術的發展,嵌入式系統在各個領域的應用不斷深入。其中,基于ARM技術知識產權(IP)核的微處理器依靠其高性能、低功耗和易擴展的特點,在工業控制、無線通信、消費電子等多個領域得到廣泛的應用;隨著嵌入式系統復雜度的提高,操作系統已成為嵌入式系統不可缺少的一部分。其中,嵌入式Linux憑借免費開源、功能強大、成熟穩定等特點,目前已成為主要的嵌入式操作系統之一。 數字信號處理器(Digital Signal Processor,DSP)具有很強的數字信號處理能力,可以滿足各種高實時要求,但其尋址范圍小,I/O功能較差。ARM+DSP雙處理器的結構可以充分利用ARM和DSP各自的優勢實現協同工作。 本論文的主要工作是研究和實現一個基于OFDM技術的由ARM+DSP硬件平臺實現的能夠完成水下聲信道圖像傳輸的系統。主要研究內容包括OFDM系統的基本原理、ARM+DSP底層硬件的驅動和控制,Linux操作系統的移植、MiniGUI人機界面的設計、相關應用軟件的編寫以及在TMS320VC5502上初步實現OFDM的調制解調,以期對今后水下圖像傳輸系統的實現能具有較大的參考價值。
上傳時間: 2013-05-20
上傳用戶:Ruzzcoy
本論文研究了基于ARM+Linux的嵌入式測控系統。論文闡述了嵌入式測控系統的特點。結合目前比較流行的SOC硬件技術,嵌入式軟件技術,以及目前較前沿的無線傳感器網絡技術,對構建一個既能進行本地多傳感器信息采集又能進行數據處理以及具有人機交互界的嵌入式測控系統進行了架構設計,即采用ARM+Linux架構。 論文詳細介紹了系統的硬件設計,包括核心板設計和應用底板設計。其中核心板又包括微處理器的設計和存儲器的設計;對于應用板,介紹了基于CS8900A的網絡模塊的設計,基于RS232和RS485的串行總線設計,以及基于ZigBee的無線模塊設計。同時,本論文詳細的介紹了系統的軟件設計。結合本系統所采用的U-Boot介紹了嵌入式Bootloader設計,并針對本系統的板級硬件對U-Boot進行了移植。結合本系統采用的Linux操作系統介紹了嵌入式操作系統的概念,并對Linux進行了板級移植。在分析研究嵌入式文件系統的特點的基礎上,確定Cramfs作為本系統的根文件系統,并結合現有的開源軟件Busybox搭建了一個完整的根文件系統命令集。 在本系統硬、軟件平臺上,研究了終端應用層上的開發。并完成了在終端上的嵌入式圖形用戶界面QT的移植,并且為系統開發出相應的I/O和A/D設備驅動驅動程序。 論文在最后介紹了本系統的一個簡單應用,即利用QT圖形庫和多線程編程技術,在現有的硬件平臺上設計出了一個溫度和濕度的無線數據采集程序。顯示直觀,界面友好,體現了本平臺具有一定的應用前景。
上傳時間: 2013-07-06
上傳用戶:martinyyyl