SX-CPLD/FPGA 數(shù)字邏輯電路設(shè)計(jì)實(shí)驗(yàn)儀
SX-CPLD/FPGA 數(shù)字邏輯電路設(shè)計(jì)實(shí)驗(yàn)儀
產(chǎn)品介紹
1.利用CPLD/FPGA 提供的軟硬件開發(fā)環(huán)境學(xué)習(xí)最新邏輯IC 設(shè)計(jì)，以取代TTL/CMOS 復(fù)雜的硬件設(shè)計(jì)。
2.可使用電路繪圖法、ABEL 語言、波形圖和數(shù)字硬件描述語言法(VHDL/AHDL)來開發(fā)電路。
3.CPLD/ FPGA 提供引腳可任意設(shè)定,故作測(cè)試實(shí)驗(yàn)時(shí)不需要做硬件連接,可節(jié)省大量連線焊接時(shí)間,快速學(xué)習(xí)軟硬件的運(yùn)用。
4.CPLD/ FPGA 每一I/O Pin 皆有邏輯狀態(tài)監(jiān)視器，以便迅速了解每一引腳狀態(tài)。
5.清楚標(biāo)示每一管腳的腳位，易于觀察和測(cè)量。
6.使用并口在開發(fā)系統(tǒng)下直接下載。
7.可在線將CPLD/ FPGA 程序到FLASH ROM，實(shí)驗(yàn)儀可獨(dú)立運(yùn)行，適合大學(xué)生EDA 電子競(jìng)賽。
8.可做8051 和CPLD/ FPGA 的組合電路實(shí)驗(yàn)。
9.適用于WINDOWS95/98/NT/2000/XP 操作系統(tǒng)。
10.數(shù)萬門的現(xiàn)場(chǎng)可編程芯片讓設(shè)計(jì)所思即所得。
標(biāo)簽：
FPGA
SX-CPLD
CPLD
數(shù)字邏輯
上傳時(shí)間：
2016-03-14
上傳用戶：671145514
