<系統時序基礎理論.doc>,9頁 雖然簡短,但從其文其圖及其公式可以看出,是CPLD/FPGA設計的必修課.
資源簡介:<系統時序基礎理論.doc>,9頁 雖然簡短,但從其文其圖及其公式可以看出,是CPLD/FPGA設計的必修課.
上傳時間: 2014-01-12
上傳用戶:許小華
資源簡介:現代機械設計理論與方法 ppt版
上傳時間: 2013-06-30
上傳用戶:eeworm
資源簡介:畢設基于FPGA設計的出租車計費系統.基于FPGA設計的出租車計費系統
上傳時間: 2013-07-10
上傳用戶:lx9076
資源簡介:這是我畢業設計的!是關于管理倉庫的一個系統。用vb做的!做的不好!希望大家提意見!
上傳時間: 2014-01-22
上傳用戶:daguda
資源簡介:這是我自己設計的一個資源管理系統,內容多多,給大家一起分享!
上傳時間: 2015-05-17
上傳用戶:zhengjian
資源簡介:學籍管理系統,這個是我們課程設計的題目,
上傳時間: 2014-01-16
上傳用戶:aysyzxzm
資源簡介:這是匯編課程設計的題目,內含有五個程序:圖書管理系統,字符統計等.
上傳時間: 2014-01-10
上傳用戶:youke111
資源簡介:文件管理系統,是操作系統課程設計的參考材料.希望大家喜歡.
上傳時間: 2013-12-19
上傳用戶:lijianyu172
資源簡介:這是用VFP設計的企業工資管理系統,各部分都有,只是沒有把它們鏈接在一起!
上傳時間: 2014-01-09
上傳用戶:wkchong
資源簡介:工資管理系統的軟件.是同許設計的 是一個比較完整的工資管理系統
上傳時間: 2014-01-08
上傳用戶:yuanyuan123
資源簡介:利用C++編寫的銀行存儲管理系統! 這是我們課程設計的 可能還要稍作修改
上傳時間: 2013-12-08
上傳用戶:sk5201314
資源簡介:利用C++編寫的銀行存儲管理系統! 這是我們課程設計的
上傳時間: 2014-02-16
上傳用戶:Shaikh
資源簡介:利用C++編寫的銀行存儲管理系統! 這是我們課程設計的 有一個錯誤,但影響不大
上傳時間: 2016-05-27
上傳用戶:陽光少年2016
資源簡介:簡單的B/S用戶管理系統。該功能是進行網站設計的通用模塊。該管理系統登陸角色有兩種:用戶和管理員。用戶成功登錄可進行信息修改和注銷操作。管理員成功登陸后可進行查詢用戶信息、刪除用戶和注銷操作。
上傳時間: 2016-06-07
上傳用戶:windwolf2000
資源簡介:人事管理系統VC源碼,同樣是我們課程設計的題目之一.希望可以對大家有點幫助
上傳時間: 2016-08-03
上傳用戶:comua
資源簡介:機房管理系統 是用VB設計的簡單的管理系統
上傳時間: 2016-12-27
上傳用戶:helmos
資源簡介:java圖書管理系統 可以用來作為畢業設計的參考
上傳時間: 2017-01-23
上傳用戶:xinzhch
資源簡介:很好的采購管理系統論文 很全 可以為需要做畢業設計的做參考
上傳時間: 2013-12-15
上傳用戶:yepeng139
資源簡介:CPLD/FPGA是目前誚用最為廣泛的兩種可編程專用集成電路(ASIC),特別適合于產品的樣品開發與小批量生產。本書從現代電子系統設計的角度出發,以全球著名的可編程邏輯器件供應商Xilinx公司的產品為背景,系統全面地介紹該公司的CPLD/FPGA產品的結構原理、性能...
上傳時間: 2013-09-06
上傳用戶:Maple
資源簡介:本項目完成的是基于中國“數字電視地面廣播傳輸系統幀結構、信道編碼和調制”國家標準的發射端系統FPGA設計與實現。在本設計中,系統采用了Stratix系列的EP1S80F1020C5 FPGA為基礎構建的主硬件處理平臺。對于發射端系統,數據處理部分的擾碼器(隨機化)、前向...
上傳時間: 2013-04-24
上傳用戶:zzbbqq99n
資源簡介:MPEG-4是目前非常流行的視頻壓縮標準,基于MPEG-4的視頻處理系統有兩種體系結構:可編程結構和專用結構.可編程結構靈活,適用范圍廣,易于升級,但電路復雜,電路功耗大.專用視頻編解碼器結構硬件開銷小,處理速度高.該文主要研究專用的MPEG-4視頻編解碼芯片設計方法...
上傳時間: 2013-06-15
上傳用戶:it男一枚
資源簡介:該系統是一個比較簡單的高校工資管理系統,詳細內容可以見文檔說明。 PS:本人是vc++的初學者,希望能通過審核,加入這個大家庭,與大家共同學習進步!
上傳時間: 2015-12-02
上傳用戶:1079836864
資源簡介:該系統是一個比較簡單的高校人事管理系統,詳細內容可以見文檔說明。 PS:本人是vc++的初學者,希望能通過審核,加入這個大家庭,與大家共同學習進步!
上傳時間: 2013-12-24
上傳用戶:yy541071797
資源簡介:該系統是一個比較簡單的高校學籍管理系統,詳細內容可以見文檔說明。 PS:本人是vc++的初學者,希望能通過審核,加入這個大家庭,與大家共同學習進步!
上傳時間: 2013-12-22
上傳用戶:aysyzxzm
資源簡介:該系統是一個比較簡單的公司人員管理系統,詳細內容可以見文檔說明。 PS:本人是vc++的初學者,希望能通過審核,加入這個大家庭,與大家共同學習進步!
上傳時間: 2014-01-08
上傳用戶:jhksyghr
資源簡介:該系統是一個比較簡單的新科庫存管理系統,詳細內容可以見文檔說明。 PS:本人是vc++的初學者,希望能通過審核,加入這個大家庭,與大家共同學習進步!
上傳時間: 2014-01-15
上傳用戶:yyq123456789
資源簡介:這是采用mfc編寫的工資管理系統,包括人事管理,工資管理,考勤管理,工資信息,密碼管理等,是很費心編寫的
上傳時間: 2014-01-11
上傳用戶:sjyy1001
資源簡介:賽靈思 FPGA 設計時序:作為賽靈思用戶論壇的定期訪客(見 http://forums.xilinx.com),我注意到新用 戶往往對時序收斂以及如何使用時序約束 來達到時序收斂感到困惑。為幫助 FPGA 設計新手實現時序收斂,讓我們來深入了 解時序約束以及如何利用時序約束實現...
上傳時間: 2016-12-14
上傳用戶:bigbibby
資源簡介:專輯類-單片機專輯-258冊-4.20G 單片機系統機電控制-9頁-0.5M.pdf
上傳時間: 2013-06-21
上傳用戶:lw4463301
資源簡介:基于Verilog-HDL的硬件電路的實現 9.1 簡單的可編程單脈沖發生器 9.1.1 由系統功能描述時序關系 9.1.2 流程圖的設計 9.1.3 系統功能描述 9.1.4 邏輯框圖 9.1.5 延時模塊的詳細描述及仿真 9.1.6 功能模塊Verilog-HDL描述...
上傳時間: 2015-09-16
上傳用戶:chfanjiang