亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

CPLD-PCI

  • PCI總線規(guī)范及其接口

    作為一種獨立于處理器的局部總線,PCI非常適用于網(wǎng)絡(luò)適配器、硬盤驅(qū)動器、全動態(tài)視頻卡、圖形卡及各類高速外設(shè)。據(jù)稱,目前有90%的Pentium處理器采用PCI做為系統(tǒng)總線。

    標(biāo)簽： PCI 總線規(guī)范 接口

    上傳時間： 2013-11-07

    上傳用戶：liaocs77

  • 基于Virtex5的PCI接口電路

    PCI Express是由Intel，Dell，Compaq，IBM，Microsoft等PCI SIG聯(lián)合成立的Arapahoe Work Group共同草擬并推舉成取代PCI總線標(biāo)準(zhǔn)的下一代標(biāo)準(zhǔn)。PCI Express利用串行的連接特點能輕松將數(shù)據(jù)傳輸速度提到一個很高的頻率，達(dá)到遠(yuǎn)遠(yuǎn)超出PCI總線的傳輸速率。一個PCI Express連接可以被配置成x1，x2，x4，x8，x12，x16和x32的數(shù)據(jù)帶寬。x1的通道能實現(xiàn)單向312.5 MB／s（2.5 Gb／s）的傳輸速率。Xilinx公司的Virtex5系列FPGA芯片內(nèi)嵌PCI-ExpressEndpoint Block硬核，為實現(xiàn)單片可配置PCI-Express總線解決方案提供了可能。　　本文在研究PCI-Express接口協(xié)議和PCI-Express Endpoint Block硬核的基礎(chǔ)上，使用Virtex5LXT50 FPGA芯片設(shè)計PCI Express接口硬件電路，實現(xiàn)PCI-Express數(shù)據(jù)傳輸

    標(biāo)簽： Virtex5 PCI 接口電路

    上傳時間： 2013-12-27

    上傳用戶：wtrl

  • [CPLD-FPGA]《深入淺出玩轉(zhuǎn)FPGA視頻學(xué)習(xí)課程》35講全[wmv]

    [CPLD-FPGA]《深入淺出玩轉(zhuǎn)FPGA視頻學(xué)習(xí)課程》35講全[wmv] 附件比較大所以整理了視頻迅雷種子。

    標(biāo)簽： CPLD-FPGA FPGA wmv 視頻

    上傳時間： 2013-10-11

    上傳用戶：23333

  • CPLD與FPGA基礎(chǔ)

    cpld

    標(biāo)簽： CPLD FPGA

    上傳時間： 2013-10-09

    上傳用戶：guanliya

  • 自己動手做CPLD實驗板

    自己動手做CPLD實驗板

    標(biāo)簽： CPLD 自己動手做 實驗板

    上傳時間： 2015-01-01

    上傳用戶：thesk123

  • 超簡明Quartusii教程cpld篇

    超簡明Quartusii教程cpld篇

    標(biāo)簽： Quartusii cpld 教程

    上傳時間： 2014-01-02

    上傳用戶：zhengjian

  • 手把手教你學(xué)CPLD/FPGA與單片機聯(lián)合設(shè)計(前3章)

    　　手把手教你學(xué)CPLD/FPGA與單片機聯(lián)合設(shè)計（前3章） 　　作者：周興華；出版社： 北京航空航天大學(xué)出版社 　　內(nèi)容簡介：本書以實踐（實驗）為主線，以生動短小的實例為靈魂，穿插介紹了Verilog HDL語言的語法及Altera公司的EPM7128S（或Atmel公司的ATFl508A5）設(shè)計開發(fā)編程。理論與實踐緊密結(jié)合，由淺入深、循序漸進(jìn)地引導(dǎo)讀者進(jìn)行學(xué)習(xí)、實驗，這樣讀者學(xué)得進(jìn)、記得牢，不會產(chǎn)生畏難情緒，無形之中就掌握了 CPLD／FPGA的聯(lián)合設(shè)計。

    標(biāo)簽： CPLD FPGA 手把手 單片機

    上傳時間： 2013-10-31

    上傳用戶：zczc

  • altera FPGA/CPLD高級篇(VHDL源代碼)

          altera FPGA/CPLD高級篇(VHDL源代碼)

    標(biāo)簽： altera FPGA CPLD VHDL

    上傳時間： 2015-01-01

    上傳用戶：wangyi39

  • 基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計實例（VHDL源代碼文件）

    　　本資料是關(guān)于基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計實例（VHDL源代碼文件），需要的可以自己下載。

    標(biāo)簽： Quartus FPGA CPLD VHDL

    上傳時間： 2013-11-12

    上傳用戶：VRMMO

  • FPGA-CPLD芯片設(shè)置方法

    FPGA-CPLD芯片設(shè)置方法

    標(biāo)簽： FPGA-CPLD 芯片設(shè)置

    上傳時間： 2015-01-01

    上傳用戶：luopoguixiong

主站蜘蛛池模板： 申扎县| 滦南县| 威信县| 锦州市| 嫩江县| 广东省| 都安| 武义县| 临泉县| 广东省| 玉环县| 盐山县| 恭城| 塘沽区| 寿光市| 敦化市| 禹州市| 平阳县| 黄冈市| 东安县| 五寨县| 成安县| 双牌县| 南江县| 金山区| 纳雍县| 科技| 辽源市| 清水河县| 华宁县| 乾安县| 二手房| 轮台县| 蒲城县| 广平县| 新田县| 武城县| 朝阳县| 平武县| 同德县| 永定县|