altera FPGA/CPLD高級篇(VHDL源代碼)
標(biāo)簽： altera FPGA CPLD VHDL
上傳時間： 2014-12-28
上傳用戶：15527161163
本資料是關(guān)于基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計實例（VHDL源代碼文件），需要的可以自己下載。
標(biāo)簽： Quartus FPGA CPLD VHDL
上傳時間： 2013-10-13
上傳用戶：caiiicc
FPGA-CPLD芯片設(shè)置方法
上傳時間： 2013-10-28
上傳用戶：whymatalab2
FPGA與CPLD區(qū)別
上傳時間： 2013-11-24
上傳用戶：packlj
CPLD最小系統(tǒng)設(shè)計
標(biāo)簽： CPLD 最小系統(tǒng) 原理圖
上傳時間： 2013-12-22
上傳用戶：lifangyuan12
cpld開發(fā)套件光盤說明
上傳時間： 2013-11-17
上傳用戶：yuzhou229843982
介紹了外置式USB無損圖像采集卡的設(shè)計和實現(xiàn)方案，它用于特殊場合的圖像處理及其相關(guān)領(lǐng)域。針對圖像傳輸?shù)奶攸c，結(jié)合FPCA/CPLD和USB技術(shù)，給出了硬件實現(xiàn)框圖，同時給出了PPGA/CPLD內(nèi)部時序控制圖和USB程序流程圖，結(jié)合框圖和部分程序源代碼，具體講述了課題中遇到的難點和相應(yīng)的解決方案。
上傳時間： 2014-12-28
上傳用戶：q123321
為了在CDMA系統(tǒng)中更好地應(yīng)用QDPSK數(shù)字調(diào)制方式，在分析四相相對移相（QDPSK)信號調(diào)制解調(diào)原理的基礎(chǔ)上，設(shè)計了一種QDPSK調(diào)制解調(diào)電路，它包括串并轉(zhuǎn)換、差分編碼、四相載波產(chǎn)生和選相、相干解調(diào)、差分譯碼和并串轉(zhuǎn)換電路。在MAX+PLUSⅡ軟件平臺上，進行了編譯和波形仿真。綜合后下載到復(fù)雜可編程邏輯器件EPM7128SLC84-15中，測試結(jié)果表明，調(diào)制電路能正確選相，解調(diào)電路輸出數(shù)據(jù)與QDPSK調(diào)制輸入數(shù)據(jù)完全一致，達(dá)到了預(yù)期的設(shè)計要求。 Abstract: In order to realize the better application of digital modulation mode QDPSK in the CDMA system， a sort of QDPSK modulation-demodulation circuit was designed based on the analysis of QDPSK signal modulation-demodulation principles. It included serial/parallel conversion circuit, differential encoding circuit, four-phase carrier wave produced and phase chosen circuit, coherent demodulation circuit, difference decoding circuit and parallel/serial conversion circuit. And it was compiled and simulated on the MAX+PLUSⅡ software platform,and downloaded into the CPLD of EPM7128SLC84-15.The test result shows that the modulation circuit can exactly choose the phase，and the output data of the demodulator circuit is the same as the input data of the QDPSK modulate. The circuit achieves the prospective requirement of the design.
標(biāo)簽： QDPSK CPLD 調(diào)制解調(diào) 電路設(shè)計
上傳時間： 2014-01-13
上傳用戶：qoovoop
文章詳細(xì)介紹了一種以Xilinx 公司生產(chǎn)的CPLD 器件XC9536 為核心來產(chǎn)生電機繞組參考電流, 進而實現(xiàn)具有繞組電流補償功能的兩相混合式步進電動機10 細(xì)分和50 細(xì)分運行方式的方法。實踐證明, 該方法可以有效地提高兩相混合式步進電動機系統(tǒng)的運行效果。
標(biāo)簽： CPLD 器件 中的應(yīng)用 步進電動
上傳時間： 2013-11-15
上傳用戶：lnnn30
摘要：介紹了一種利用CPLD芯片設(shè)計的數(shù)字鐘電路，該系統(tǒng)采用自頂向下的層次模塊化 設(shè)計手段構(gòu)建電路，代表了BDA的發(fā)展趨勢。文中結(jié)合實例詳盡介紹了原理圖設(shè)計輸入方 式以及設(shè)計過程。
標(biāo)簽： CPLD 器件 數(shù)字系統(tǒng) 設(shè)計方法
上傳時間： 2013-11-12
上傳用戶：emhx1990
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
