亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

COUPLED-MODE

  • Xilinx FPGA集成電路的動態(tài)老化試驗

      3 FPGA設計流程   完整的FPGA 設計流程包括邏輯電路設計輸入、功能仿真、綜合及時序分析、實現(xiàn)、加載配置、調試。FPGA 配置就是將特定的應用程序設計按FPGA設計流程轉化為數(shù)據(jù)位流加載到FPGA 的內部存儲器中,實現(xiàn)特定邏輯功能的過程。由于FPGA 電路的內部存儲器都是基于RAM 工藝的,所以當FPGA電路電源掉電后,內部存儲器中已加載的位流數(shù)據(jù)將隨之丟失。所以,通常將設計完成的FPGA 位流數(shù)據(jù)存于外部存儲器中,每次上電自動進行FPGA電路配置加載。   4 FPGA配置原理    以Xilinx公司的Qpro Virtex Hi-Rel系列XQV100電路為例,F(xiàn)PGA的配置模式有四種方案可選擇:MasterSerial Mode,Slave Serial Mode,Master selectMAPMode,Slave selectMAP Mode。配置是通過芯片上的一組專/ 復用引腳信號完成的,主要配置功能信號如下:   (1)M0、M1、M2:下載配置模式選擇;   (2)CLK:配置時鐘信號;   (3)DONE:顯示配置狀態(tài)、控制器件啟動;

    標簽: Xilinx FPGA 集成電路 動態(tài)老化

    上傳時間: 2013-11-18

    上傳用戶:oojj

  • 使用Nios II緊耦合存儲器教程

                 使用Nios II緊耦合存儲器教程 Chapter 1. Using Tightly Coupled Memory with the Nios II Processor Reasons for Using Tightly Coupled Memory  . . . . . . . . . . . . . . . . . . . . . . . 1–1 Tradeoffs  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–1 Guidelines for Using Tightly Coupled Memory . . . .. . . . . . . . 1–2 Hardware Guidelines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–2 Software Guidelines  . . . . . . . . . . . . . . . . . . . . . . . . . .. . . . . . . . 1–3 Locating Functions in Tightly Coupled Memory  . . . . . . . . . . . . . 1–3 Tightly Coupled Memory Interface   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–4 Restrictions   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–4 Dual Port Memories  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .. . . . . . . 1–5 Building a Nios II System with Tightly Coupled Memory  . . . . . . . . . . . 1–5

    標簽: Nios 耦合 存儲器 教程

    上傳時間: 2013-10-13

    上傳用戶:黃婷婷思密達

  • XAPP122 - Spartan-XL FPGA的Express配置

    Express Mode uses an 8-bit wide bus path for fast configuration of Xilinx FPGAs. Thisapplication note provides information on how to perform Express configuration specifically forthe Spartan™-XL family. The Express mode signals and their associated timing are defined.The steps of Express configuration are described in detail, followed by detailed instructions thatshow how to implement the configuration circui

    標簽: Spartan-XL Express XAPP FPGA

    上傳時間: 2015-01-02

    上傳用戶:nanxia

  • XAPP390 - 利用CoolRunner-II CPLD設計數(shù)碼相機

      Digital cameras have become increasingly popular over the last few years. Digital imagingtechnology has grown to new markets including cellular phones and PDA devices. With thediverse marketplace, a variety of imaging technology must be available. Imaging technologyhas expanded to include both charge-coupled device (CCD) and CMOS image sensors.

    標簽: CoolRunner-II XAPP CPLD 390

    上傳時間: 2013-10-16

    上傳用戶:18710733152

  • 基于CPLD的QDPSK調制解調電路設計

    為了在CDMA系統(tǒng)中更好地應用QDPSK數(shù)字調制方式,在分析四相相對移相(QDPSK)信號調制解調原理的基礎上,設計了一種QDPSK調制解調電路,它包括串并轉換、差分編碼、四相載波產生和選相、相干解調、差分譯碼和并串轉換電路。在MAX+PLUSⅡ軟件平臺上,進行了編譯和波形仿真。綜合后下載到復雜可編程邏輯器件EPM7128SLC84-15中,測試結果表明,調制電路能正確選相,解調電路輸出數(shù)據(jù)與QDPSK調制輸入數(shù)據(jù)完全一致,達到了預期的設計要求。 Abstract:  In order to realize the better application of digital modulation mode QDPSK in the CDMA system, a sort of QDPSK modulation-demodulation circuit was designed based on the analysis of QDPSK signal modulation-demodulation principles. It included serial/parallel conversion circuit, differential encoding circuit, four-phase carrier wave produced and phase chosen circuit, coherent demodulation circuit, difference decoding circuit and parallel/serial conversion circuit. And it was compiled and simulated on the MAX+PLUSⅡ software platform,and downloaded into the CPLD of EPM7128SLC84-15.The test result shows that the modulation circuit can exactly choose the phase,and the output data of the demodulator circuit is the same as the input data of the QDPSK modulate. The circuit achieves the prospective requirement of the design.

    標簽: QDPSK CPLD 調制解調 電路設計

    上傳時間: 2013-10-28

    上傳用戶:jyycc

  • 通用陣列邏輯GAL實現(xiàn)基本門電路的設計

    通用陣列邏輯GAL實現(xiàn)基本門電路的設計 一、實驗目的 1.了解GAL22V10的結構及其應用; 2.掌握GAL器件的設計原則和一般格式; 3.學會使用VHDL語言進行可編程邏輯器件的邏輯設計; 4.掌握通用陣列邏輯GAL的編程、下載、驗證功能的全部過程。 二、實驗原理 1. 通用陣列邏輯GAL22V10 通用陣列邏輯GAL是由可編程的與陣列、固定(不可編程)的或陣列和輸出邏輯宏單元(OLMC)三部分構成。GAL芯片必須借助GAL的開發(fā)軟件和硬件,對其編程寫入后,才能使GAL芯片具有預期的邏輯功能。GAL22V10有10個I/O口、12個輸入口、10個寄存器單元,最高頻率為超過100MHz。 ispGAL22V10器件就是把流行的GAL22V10與ISP技術結合起來,在功能和結構上與GAL22V10完全相同,并沿用了GAL22V10器件的標準28腳PLCC封裝。ispGAl22V10的傳輸時延低于7.5ns,系統(tǒng)速度高達100MHz以上,因而非常適用于高速圖形處理和高速總線管理。由于它每個輸出單元平均能夠容納12個乘積項,最多的單元可達16個乘積項,因而更為適用大型狀態(tài)機、狀態(tài)控制及數(shù)據(jù)處理、通訊工程、測量儀器等領域。ispGAL22V10的功能框圖及引腳圖分別見圖1-1和1-2所示。 另外,采用ispGAL22V10來實現(xiàn)諸如地址譯碼器之類的基本邏輯功能是非常容易的。為實現(xiàn)在系統(tǒng)編程,每片ispGAL22V10需要有四個在系統(tǒng)編程引腳,它們是串行數(shù)據(jù)輸入(SDI),方式選擇(MODE)、串行輸出(SDO)和串行時鐘(SCLK)。這四個ISP控制信號巧妙地利用28腳PLCC封裝GAL22V10的四個空腳,從而使得兩種器件的引腳相互兼容。在系統(tǒng)編程電源為+5V,無需外接編程高壓。每片ispGAL22V10可以保證一萬次在系統(tǒng)編程。 ispGAL22V10的內部結構圖如圖1-3所示。 2.編譯、下載源文件 用VHDL語言編寫的源程序,是不能直接對芯片編程下載的,必須經過計算機軟件對其進行編譯,綜合等最終形成PLD器件的熔斷絲文件(通常叫做JEDEC文件,簡稱為JED文件)。通過相應的軟件及編程電纜再將JED數(shù)據(jù)文件寫入到GAL芯片,這樣GAL芯片就具有用戶所需要的邏輯功能。  3.工具軟件ispLEVER簡介 ispLEVER 是Lattice 公司新推出的一套EDA軟件。設計輸入可采用原理圖、硬件描述語言、混合輸入三種方式。能對所設計的數(shù)字電子系統(tǒng)進行功能仿真和時序仿真。編譯器是此軟件的核心,能進行邏輯優(yōu)化,將邏輯映射到器件中去,自動完成布局與布線并生成編程所需要的熔絲圖文件。軟件中的Constraints Editor工具允許經由一個圖形用戶接口選擇I/O設置和引腳分配。軟件包含Synolicity公司的“Synplify”綜合工具和Lattice的ispVM器件編程工具,ispLEVER軟件提供給開發(fā)者一個簡單而有力的工具。

    標簽: GAL 陣列 邏輯 門電路

    上傳時間: 2013-11-17

    上傳用戶:看到了沒有

  • PCB設計問題集錦

    PCB設計問題集錦 問:PCB圖中各種字符往往容易疊加在一起,或者相距很近,當板子布得很密時,情況更加嚴重。當我用Verify Design進行檢查時,會產生錯誤,但這種錯誤可以忽略。往往這種錯誤很多,有幾百個,將其他更重要的錯誤淹沒了,如何使Verify Design會略掉這種錯誤,或者在眾多的錯誤中快速找到重要的錯誤。    答:可以在顏色顯示中將文字去掉,不顯示后再檢查;并記錄錯誤數(shù)目。但一定要檢查是否真正屬于不需要的文字。 問: What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答:這是有關制造方面的一個檢查,您沒有相關設定,所以可以不檢查。 問: 怎樣導出jop文件?答:應該是JOB文件吧?低版本的powerPCB與PADS使用JOB文件?,F(xiàn)在只能輸出ASC文件,方法如下STEP:FILE/EXPORT/選擇一個asc名稱/選擇Select ALL/在Format下選擇合適的版本/在Unit下選Current比較好/點擊OK/完成然后在低版本的powerPCB與PADS產品中Import保存的ASC文件,再保存為JOB文件。 問: 怎樣導入reu文件?答:在ECO與Design 工具盒中都可以進行,分別打開ECO與Design 工具盒,點擊右邊第2個圖標就可以。 問: 為什么我在pad stacks中再設一個via:1(如附件)和默認的standardvi(如附件)在布線時V選擇1,怎么布線時按add via不能添加進去這是怎么回事,因為有時要使用兩種不同的過孔。答:PowerPCB中有多個VIA時需要在Design Rule下根據(jù)信號分別設置VIA的使用條件,如電源類只能用Standard VIA等等,這樣操作時就比較方便。詳細設置方法在PowerPCB軟件通中有介紹。 問:為什么我把On-line DRC設置為prevent..移動元時就會彈出(圖2),而你們教程中也是這樣設置怎么不會呢?答:首先這不是錯誤,出現(xiàn)的原因是在數(shù)據(jù)中沒有BOARD OUTLINE.您可以設置一個,但是不使用它作為CAM輸出數(shù)據(jù). 問:我用ctrl+c復制線時怎設置原點進行復制,ctrl+v粘帖時總是以最下面一點和最左邊那一點為原點 答: 復制布線時與上面的MOVE MODE設置沒有任何關系,需要在右鍵菜單中選擇,這在PowerPCB軟件通教程中有專門介紹. 問:用(圖4)進行修改線時拉起時怎總是往左邊拉起(圖5),不知有什么辦法可以輕易想拉起左就左,右就右。答: 具體條件不明,請檢查一下您的DESIGN GRID,是否太大了. 問: 好不容易拉起右邊但是用(圖6)修改線怎么改怎么下面都會有一條不能和在一起,而你教程里都會好好的(圖8)答:這可能還是與您的GRID 設置有關,不過沒有問題,您可以將不需要的那段線刪除.最重要的是需要找到布線的感覺,每個軟件都不相同,所以需要多練習。 問: 尊敬的老師:您好!這個圖已經畫好了,但我只對(如圖1)一種的完全間距進行檢查,怎么錯誤就那么多,不知怎么改進。請老師指點。這個圖在附件中請老師幫看一下,如果還有什么問題請指出來,本人在改進。謝?。。。?!答:請注意您的DRC SETUP窗口下的設置是錯誤的,現(xiàn)在選中的SAME NET是對相同NET進行檢查,應該選擇NET TO ALL.而不是SAME NET有關各項參數(shù)的含義請仔細閱讀第5部教程. 問: U101元件已建好,但元件框的拐角處不知是否正確,請幫忙CHECK 答:元件框等可以通過修改編輯來完成。問: U102和U103元件沒建完全,在自動建元件參數(shù)中有幾個不明白:如:SOIC--》silk screen欄下spacing from pin與outdent from first pin對應U102和U103元件應寫什么數(shù)值,還有這兩個元件SILK怎么自動設置,以及SILK內有個圓圈怎么才能畫得與該元件參數(shù)一致。 答:Spacing from pin指從PIN到SILK的Y方向的距離,outdent from first pin是第一PIN與SILK端點間的距離.請根據(jù)元件資料自己計算。

    標簽: PCB 設計問題 集錦

    上傳時間: 2014-01-03

    上傳用戶:Divine

  • 8259 VHDL代碼

    a8259 可編程中斷控制 altera提供 The a8259 is designed to simplify the implementation of the interrupt interface  in 8088 and 8086  based microcomputer systems. The device is known as a programmable interrupt controller.  The a8259 receives and prioritizes up to 8 interrupts,  and in the cascade mode, this can be expanded up to  64 interrupts. An asynchronous reset and a clock input have been added to improve operation and reliability.

    標簽: 8259 VHDL 代碼

    上傳時間: 2015-01-02

    上傳用戶:panpanpan

  • 微電腦型RS-485顯示電表(24*48mm/48*96mm)

    微電腦型RS-485顯示電表(24*48mm/48*96mm) 特點: 5位數(shù)RS-485顯示電表 顯示范圍-19999-99999位數(shù) 通訊協(xié)議Modbus RTU模式 寬范圍交直流兩用電源設計 尺寸小,穩(wěn)定性高 主要規(guī)格: 顯示范圍:-19999~99999 digit RS-485傳輸速度: 19200/9600/4800/2400 selective RS-485通訊位址: "01"-"FF" RS-485通訊協(xié)議: Modbus RTU mode 顯示幕: Red high efficiency LEDs high 10.16 mm (0.4") (MMX-RS-11X) Red high efficiency LEDs high 20.32 mm (0.8") (MMX-RS-12X) Red high efficiency LEDs high 10.16 mm (0.4")x2 (MMX-RS-22X) 參數(shù)設定方式: Touch switches 記憶方式: Non-volatile E²PROM memory 絕緣耐壓能力: 2KVac/1 min. (input/power) 使用環(huán)境條件: 0-50℃(20 to 90% RH non-condensed) 存放環(huán)境條件: 0-70℃(20 to 90% RH non-condensed) CE認證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001

    標簽: 48 mm 485 RS

    上傳時間: 2015-01-03

    上傳用戶:feitian920

  • 微電腦型單相交流集合式電表(單相二線系統(tǒng))

    微電腦型單相交流集合式電表(單相二線系統(tǒng)) 特點: 精確度0.25%滿刻度±1位數(shù) 可同時量測與顯示交流電壓,電流,頻率,瓦特,(功率因數(shù)/視在功率) 交流電壓,電流,瓦特皆為真正有效值(TRMS) 交流電流,瓦特之小數(shù)點可任意設定 瓦特單位W或KW可任意設定 CT比可任意設定(1至999) 輸入與輸出絕緣耐壓 2仟伏特/1分鐘( 突波測試強度4仟伏特(1.2x50us) 數(shù)位RS-485界面 (Optional) 主要規(guī)格: 精確度: 0.1% F.S.±1 digit (Frequency) 0.25% F.S.±1 digit(ACA,ACV,Watt,VA) 0.25% F.S. ±0.25o(Power Factor) (-.300~+.300) 輸入負載: <0.2VA (Voltage) <0.2VA (Current) 最大過載能力: Current related input: 3 x rated continuous 10 x rated 30 sec. 25 x rated 3sec. 50 x rated 1sec. Voltage related input: maximum 2 x rated continuous 過載顯示: "doFL" 顯示值范圍: 0~600.0V(Voltage) 0~999.9Hz(Frequency)(<20% for voltage input) 0~19999 digit adjustable(Current,Watt,VA) 取樣時間: 2 cycles/sec. RS-485通訊位址: "01"-"FF" RS-485傳輸速度: 19200/9600/4800/2400 selective RS-485通信協(xié)議: Modbus RTU mode 溫度系數(shù): 100ppm/℃ (0-50℃) 顯示幕: Red high efficiency LEDs high 10.16 mm(0.4") 參數(shù)設定方式: Touch switches 記憶型式: Non-volatile E²PROM memory 絕緣抗阻: >100Mohm with 500V DC 絕緣耐壓能力: 2KVac/1 min. (input/output/power) 1600 Vdc (input/output) 突波測試: ANSI c37.90a/1974,DIN-IEC 255-4 impulse voltage 4KV(1.2x50us) 使用環(huán)境條件: 0-50℃(20 to 90% RH non-condensed) 存放環(huán)境條件: 0-70℃(20 to 90% RH non-condensed) CE認證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001

    標簽: 微電腦 單相交流 單相 電表

    上傳時間: 2015-01-03

    上傳用戶:幾何公差

主站蜘蛛池模板: 碌曲县| 沁水县| 夏河县| 阆中市| 八宿县| 邯郸县| 蓝山县| 泰兴市| 平武县| 衡阳市| 错那县| 岳阳市| 肃宁县| 南汇区| 错那县| 大城县| 攀枝花市| 石林| 武陟县| 册亨县| 汕头市| 霍城县| 乐都县| 称多县| 淳化县| 宿迁市| 河东区| 穆棱市| 临城县| 镶黄旗| 佛坪县| 秭归县| 成武县| 牡丹江市| 陕西省| 凌海市| 奇台县| 白城市| 吉林省| 浏阳市| 和林格尔县|