陷波器是無限沖擊響應(IIR)數字濾波器，該濾波器可以用以下常系數線性差分方程表示：ΣΣ==−−−=MiNiiiinybinxany01)()()( (1)式中： x(n)和y(n)分別為輸人和輸出信號序列；和為濾波器系數。 iaib對式(1)兩邊進行z變換，得到數字濾波器的傳遞函數為： ΠΠΣΣ===−=−−−==NiiMiiNiiiMiiipzzzzbzazH1100)()()( (2)式中：和分別為傳遞函數的零點和極點。 izip由傳遞函數的零點和極點可以大致繪出頻率響應圖。在零點處，頻率響應出現極小值；在極點處，頻率響應出現極大值。因此可以根據所需頻率響應配置零點和極點，然后反向設計帶陷數字濾波器。考慮一種特殊情況，若零點在第1象限單位圓上，極點在單位圓內靠近零點的徑向上。為了防止濾波器系數出現復數，必須在z平面第4象限對稱位置配置相應的共軛零點、共軛極點。 izip∗iz∗ip這樣零點、極點配置的濾波器稱為單一頻率陷波器，在頻率ωo處出現凹陷。而把極點設置在零的的徑向上距圓點的距離為l-μ處，陷波器的傳遞函數為： ))1()()1(())(()(2121zzzzzzzzzHμμ−−−−−−= (3)式(3)中μ越小，極點越靠近單位圓，則頻率響應曲線凹陷越深，凹陷的寬度也越窄。當需要消除窄帶干擾而不能對其他頻率有衰減時，陷波器是一種去除窄帶干擾的理想數字濾波器。當要對幾個頻率同時進行帶陷濾波時，可以按(2)式把幾個單獨頻率的帶陷濾波器(3)式串接在一起。一個例子：設有一個輸入，它
上傳時間： 2013-10-18
上傳用戶：uuuuuuu
Xilinx UltraScale™ 架構針對要求最嚴苛的應用，提供了前所未有的ASIC級的系統級集成和容量。 UltraScale架構是業界首次在All Programmable架構中應用最先進的ASIC架構優化。該架構能從20nm平面FET結構擴展至16nm鰭式FET晶體管技術甚至更高的技術，同 時還能從單芯片擴展到3D IC。借助Xilinx Vivado®設計套件的分析型協同優化，UltraScale架構可以提供海量數據的路由功能，同時還能智能地解決先進工藝節點上的頭號系統性能瓶頸。 這種協同設計可以在不降低性能的前提下達到實現超過90%的利用率。 UltraScale架構的突破包括： • 幾乎可以在晶片的任何位置戰略性地布置類似于ASIC的系統時鐘，從而將時鐘歪斜降低達50% • 系統架構中有大量并行總線，無需再使用會造成時延的流水線，從而可提高系統速度和容量 • 甚至在要求資源利用率達到90%及以上的系統中，也能消除潛在的時序收斂問題和互連瓶頸 • 可憑借3D IC集成能力構建更大型器件，并在工藝技術方面領先當前行業標準整整一代 • 能在更低的系統功耗預算范圍內顯著提高系統性能，包括多Gb串行收發器、I/O以及存儲器帶寬 • 顯著增強DSP與包處理性能 賽靈思UltraScale架構為超大容量解決方案設計人員開啟了一個全新的領域。
標簽： UltraScale Xilinx 架構
上傳時間： 2013-11-17
上傳用戶：皇族傳媒
本資料是關于Nexys3板卡的培訓資料。Nexys 開發板是基于最新技術Spartan-6 FPGA的數字系統開發平臺。它擁有48M字節的外部存儲器（包括2個非易失性的相變存儲器），以及豐富的I/O器件和接口，可以適用于各式各樣的數字系統。 板上自帶AdeptTM高速USB2接口可以為開發板提供電源，也可以燒錄程序到FPGA，用戶數據的傳輸速率可以達到38M字節/秒。 Nexys3開發板可以通過添加一些低成本的外設Pmods （可以多達30幾個）和Vmods （最新型外設）來實現額外的功能，例如A/D和D/A轉換器，線路板，電機驅動裝置，和實現裝置等等。另外，Nexys3完全兼容所有的賽靈思工具，包括免費的WebPackTM，ChipscopeTM，EDKTM（嵌入式處理器設計套件），以及其他工具。 圖 Nexys3板卡介紹
上傳時間： 2013-10-09
上傳用戶：thing20
目前，大型設計一般推薦使用同步時序電路。同步時序電路基于時鐘觸發沿設計，對時鐘的周期、占空比、延時和抖動提出了更高的要求。為了滿足同步時序設計的要求，一般在FPGA設計中采用全局時鐘資源驅動設計的主時鐘，以達到最低的時鐘抖動和延遲。 FPGA全局時鐘資源一般使用全銅層工藝實現，并設計了專用時鐘緩沖與驅動結構，從而使全局時鐘到達芯片內部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時延和抖動都為最小。為了適應復雜設計的需要，Xilinx的FPGA中集成的專用時鐘資源與數字延遲鎖相環(DLL)的數目不斷增加，最新的 Virtex II器件最多可以提供16個全局時鐘輸入端口和8個數字時鐘管理模塊(DCM)。與全局時鐘資源相關的原語常用的與全局時鐘資源相關的Xilinx器件原語包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如圖1所示。
上傳時間： 2014-01-01
上傳用戶：maqianfeng
USB2.0可以使用原來USB定義中同樣規格的電纜，接頭的規格也完全相同，在高速的前提下一樣保持了USB 1.1的優秀特色，并且，USB 2.0的設備不會和USB 1.X設備在共同使用的時候發生任何沖突。
上傳時間： 2014-02-18
上傳用戶：從此走出陰霾
提出一種基于S3C2410和Linux的智能家居系統的設計，該系統通過ARM9微處理器和各種傳感器模塊實現溫濕度的采集顯示和控制、入侵防盜檢測、液化氣泄露檢測；通過GPRS通訊將煙霧、煤氣、紅外等傳感器的異常報警信息以短信方式通知用戶；結合嵌入式Web服務器和CGI技術，以及USB攝像頭的使用，通過連接PC實現實時遠程視頻、傳感器數據信息的監控；同時通過QT-embedded GUI編寫的GUI程序，可以將室內各種傳感器采集的各項參數，以圖形化的方式顯示到LCD觸摸屏上，實現本地監控。通過測試，該系統運行穩定、可靠，便于實際應用，市場前景廣闊。
上傳時間： 2013-11-19
上傳用戶：sqq
基于ARM11的嵌入式視頻處理終端設計 在研究了基于ARMl 1體系結構的Samsung$3C6410處理器的基 礎上，給出了多格式視頻編解碼的使用方法和Windows CE下中斷流 驅動的設計方法，為Windows CE操作系統下的圖像采集和視頻處理 的復雜控制提供了軟件實現的方法；并以該處理器為核心，加上外部 存儲器和USB攝像頭等接口電路，完成了一個嵌入式視頻處理終端 核心板的硬件原理圖設計和PCB圖的設計，并對視頻處理終端的印 制電路板的電磁兼容進行了研究。 首先對嵌入式系統和視頻處理進行了簡單的介紹，指出了采用 $3C6410處理器設計的視頻處理終端具有的優勢。其次，對$3C6410 多格式視頻編解碼的使用進行了仔細分析，為多格式視頻編解碼軟件 的編寫提供了思路。給出了Windows CE下中斷流驅動程序的設計方 法，為主處理器和BIT處理器在Windows CE下中斷流驅動的設計提 供了一種較為通用的參考模型。第三，在熟悉了S3C64lO處理器的 體系結構基礎上設計出了下列電路原理圖：電源及復位電路，時鐘電 路，DDR SDRAM和FLASH存儲器電路，USB接口電路，串口電路， JTAG接口電路，LCD和TSP接口電路。整個嵌入式視頻處理終端是 一個可以獨立工作的可擴展系統，該系統主要用于圖像采集和視頻編 解碼功能。另外，分別從濾波和接地等電磁兼容性設計手段出發，對 這些方法進行了理論分析，提出了提高視頻處理終端電磁兼容的措 施。最后，通過編寫簡單的應用程序，視頻處理終端對圖像進行H．264 編碼，可以通過無線網卡進行傳輸編碼后的圖像。測試結果表明，視 頻處理終端能夠實現視頻圖像的拍攝、壓縮、無線視頻傳送和視頻監 控等功能。
上傳時間： 2013-11-22
上傳用戶：誰偷了我的麥兜
提出了利用12c總線擴展單片機的并行口的方法。對于不具有12C總線的單片機，可以利用其I／O口模擬來實現。
上傳時間： 2013-10-16
上傳用戶：cursor
嵌入式系統硬件模型結構，此系統主要由微處理器MPU、外圍電路，以及外設組成，微處理器為ARM 嵌入式處理芯片，如ARM7TMDI 系列及ARM9 系列微處理器，MPU 為整個嵌入式系統硬件的核心，決定了整個系統功能和應用領域。外圍電路根據微處理器不同而略有不同，主要由電源管理模型、時鐘模塊、閃存FIASH、隨機存儲器RAM，以及只讀存儲器ROM 組成。這些設備是一個微處理器正常工作所必須的設備。外部設備將根據需要而各不相同，如通用通信接口USB、RS-232、RJ-45 等，輸入輸出設備，如鍵盤、LCD 等。外部設備將根據需要定制。
上傳時間： 2013-11-02
上傳用戶：cjl42111
核心板配置 核心板配置癿FPGA芯片是Cyclone II系列癿EP2C8Q208C，具有8256個LEs，36個M4K RAM blocks (4Kbits plus 512 parity bits)，同時具有165,888bit癿RAM，支持18個Embedded multipliers和2個PLL，資源配備十分豐富。實驗證明，返款芯片在嵌入NIOS II軟核將黑釐開収板癿所有外謳全部跑起來，僅占全部資源癿70-80% ; 核心板同時配備了64Mbit癿SDRAM，對亍運行NIOS軟核提供了有力癿保障，返款芯片為時鐘頻率有143MHz，實驗證明，NIOS II軟核主頻可以平穩運行120MHz，速度迓是相當忚癿; 16Mbit癿配置芯片也為返款核心板增色丌少，丌僅可以存儲配置信息，同時迓可以實現NIOS II軟件程序存儲，你編寫癿程序再大也沒有后頊乀憂了。 20M癿有源晶振也是必丌可少癿，他是整個系統癿時鐘源泉;4個LED對亍調試來說更是提供了徑多方便;復位按鍵，重新配置按鍵，配置指示燈一個也丌能少;同時支持AS模式和JTAG模式; 除此以外，核心板一個更大的特點是它可以獨立亍底板單獨運行，為此配備了5V癿電源接口，高質量癿紅色開關，為了安全迓加入了自恢復保險絲。當然擴展口是丌能少癿，除了SDRAM占用癿38個IO口外，其他100個IO全部擴展出來，為大家可以迕行自我擴展實驗做好了充分癿準備。 四、 下擴展板配置 為了讓FPGA収揮它癿強大功能，黑釐開収板為其謳計一款資源豐富癿下擴展板(乀所以叨下擴展板，是因為我們后續迓會有上擴展板)。下面我們就來簡單介終一下下擴展板癿資源配置。 支持網絡功能，配置ENC28J60網口芯片。ENC28J60是Microchip Technology(美國微芯科技公司)推出癿28引腳獨立以太網控刢器。目前市場上大部分以太網控刢器癿封裝均赸過80引腳，而符吅IEEE 802.3協議癿ENC28J60叧有28引腳，既能提供相應癿功能，又可以大大簡化相關謳計，減小空間; 支持USB功能，配置CH376芯片。CH376 支持USB 謳備方式和USB 主機方式，幵丏內置了USB 途訊協議癿基本固件，內置了處理Mass-Storage海量存儲謳備癿與用途訊協議癿固件，內置了SD 卡癿途訊接口固件，內置了FAT16和FAT32 以及FAT12 文件系統癿管理固件，支持常用癿USB 存儲謳備(包括U 盤/USB 硬盤/USB 閃存盤/USB 讀卡器)和SD 卡(包括標準容量SD 卡和高容量HC-SD 卡以及協議兼容癿MMC 卡和TF 卡); 支持板載128*64的點陣LCD。ST7565P控刢芯片，內置DC/DC電路，途過軟件調節對比度。該芯片支持，幵口和串口丟種方式;
上傳時間： 2013-11-23
上傳用戶：ouyangtongze
