c++語(yǔ)言程序設(shè)計(jì)超級(jí)簡(jiǎn)單了解，你會(huì)驚喜地發(fā)現(xiàn)你可以后人乘涼：max是C++標(biāo)準(zhǔn)庫(kù)的一部分。
標(biāo)簽： 語(yǔ)言程序設(shè)計(jì) 超級(jí)
上傳時(shí)間： 2013-12-15
上傳用戶(hù)：啊颯颯大師的
Instead of finding the longest common subsequence, let us try to determine the length of the LCS. Then tracking back to find the LCS. Consider a1a2…am and b1b2…bn. Case 1: am=bn. The LCS must contain am, we have to find the LCS of a1a2…am-1 and b1b2…bn-1. Case 2: am≠bn. Wehave to find the LCS of a1a2…am-1 and b1b2…bn, and a1a2…am and b b b b1b2…bn-1 Let A = a1 a2 … am and B = b1 b2 … bn Let Li j denote the length of the longest i,g g common subsequence of a1 a2 … ai and b1 b2 … bj. Li,j = Li-1,j-1 + 1 if ai=bj max{ L L } a≠b i-1,j, i,j-1 if ai≠j L0,0 = L0,j = Li,0 = 0 for 1≤i≤m, 1≤j≤n.
標(biāo)簽： the subsequence determine Instead
上傳時(shí)間： 2013-12-17
上傳用戶(hù)：evil
簡(jiǎn)單的加密算法,可逆與不可逆 數(shù)據(jù)加密: 算法1:(不可逆) 將ASCII表中32~~126中的字符，加密后，顯示為128~~255的字符. 128~~255的字符會(huì)讓人看起來(lái)頭痛些。。。。。。安全. 當(dāng)ch[?]的值為偶數(shù)時(shí)：ch[?]=255-ch[?]的個(gè)位*10-ch[?]的十位 當(dāng)ch[?]的值為奇數(shù)時(shí): ch[?]=128+ch[?]的個(gè)位*10+ch[?]的十位 當(dāng)ch[?]的值為質(zhì)數(shù)時(shí)：ch[?]=128+ch[?]的個(gè)位+ch[?]的十位 算法2:(可逆) 當(dāng)ch[?]的值能被3整除時(shí):ch[?]-=2，否則ch[?]-=3
上傳時(shí)間： 2014-11-10
上傳用戶(hù)：李夢(mèng)晗
簡(jiǎn)單的加密解密算法,可逆與不可逆 數(shù)據(jù)加密: 算法1:(不可逆) 將ASCII表中32~~126中的字符，加密后，顯示為128~~255的字符. 128~~255的字符會(huì)讓人看起來(lái)頭痛些。。。。。。安全. 當(dāng)ch[?]的值為偶數(shù)時(shí)：ch[?]=255-ch[?]的個(gè)位*10-ch[?]的十位 當(dāng)ch[?]的值為奇數(shù)時(shí): ch[?]=128+ch[?]的個(gè)位*10+ch[?]的十位 當(dāng)ch[?]的值為質(zhì)數(shù)時(shí)：ch[?]=128+ch[?]的個(gè)位+ch[?]的十位 算法2:(可逆) 當(dāng)ch[?]的值能被3整除時(shí):ch[?]-=2，否則ch[?]-=3
上傳時(shí)間： 2017-02-24
上傳用戶(hù)：txfyddz
4位電子智能密碼鎖，基于VHDL語(yǔ)言設(shè)計(jì)，MAX+PLUSⅡ環(huán)境下實(shí)現(xiàn)
上傳時(shí)間： 2013-11-30
上傳用戶(hù)：athjac
Verilog HDL的程式，上網(wǎng)找到SPI程式， vspi.v這程式相當(dāng)好用可用來(lái)接收與傳送SPI，並且寫(xiě)了一個(gè)傳輸信號(hào)測(cè)試，spidatasent.v這程式就是傳送的資料，分別為00 66... 01 77...... 02 55這樣的資料，並透過(guò)MAX+PULS II軟體進(jìn)行模擬，而最外層的程式是test_createspi.v！
上傳時(shí)間： 2017-03-06
上傳用戶(hù)：onewq
Verilog是廣泛應(yīng)用的硬件描述語(yǔ)言，可以用在硬件設(shè)計(jì)流程的建模、綜合和模擬等多個(gè)階段。隨著硬件設(shè)計(jì)規(guī)模的不斷擴(kuò)大，應(yīng)用硬件描述語(yǔ)言進(jìn)行描述的CPLD結(jié)構(gòu)，成為設(shè)計(jì)專(zhuān)用集成電路和其他集成電路的主流。通過(guò)應(yīng)用Verilog HDL對(duì)多功能電子鐘的設(shè)計(jì)，達(dá)到對(duì)Verilog HDL的理解，同時(shí)對(duì)CPLD器件進(jìn)行簡(jiǎn)要了解。 本文的研究?jī)?nèi)容包括: 對(duì)Altera公司Flex 10K系列的EPF10K 10簡(jiǎn)要介紹，Altera公司軟件Max+plusⅡ簡(jiǎn)要介紹和應(yīng)用Verilog HDL對(duì)多功能電子鐘進(jìn)行設(shè)計(jì)。
標(biāo)簽： Verilog 硬件描述語(yǔ)言
上傳時(shí)間： 2017-03-06
上傳用戶(hù)：epson850
This is GPS Matlab findPreambles finds the first preamble occurrence in the bit stream of each channel. The preamble is verified by check of the spacing between preambles [6sec] and parity checking of the first two words in a subframe. At the same time function returns list of channels, that are in tracking state and with valid preambles in the nav data stream.
標(biāo)簽： findPreambles occurrence the preamble
上傳時(shí)間： 2013-12-23
上傳用戶(hù)：秦莞爾w
3rd Generation Partnership Project Technical Specification Group Radio Access Network Spatial channel model for Multiple Input Multiple Output [MIMO] simulations
標(biāo)簽： Specification Partnership Generation Technical
上傳時(shí)間： 2014-01-11
上傳用戶(hù)：nanfeicui
8位全加器的VHDL描述，可用MAX+plusⅡ運(yùn)行測(cè)試
上傳時(shí)間： 2014-01-16
上傳用戶(hù)：erkuizhang
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
