本軟件為lsass.exe和smss.exe病毒（暫定名）的專殺工具，基于惡意軟件查殺助理輔助工具的查殺引擎，并專門針對該病毒作了強化，支持掃描rar格式和自解壓格式，支持掃描被感染的應(yīng)用程序與網(wǎng)頁文件，能比較有效的查殺該病毒。
上傳時間： 2016-06-07
上傳用戶：小草123
本論文首先闡述了電子郵件客戶端應(yīng)用程序的開發(fā)背景和系統(tǒng)的開發(fā)平臺，并對系統(tǒng)開發(fā)所采用的技術(shù)進行相應(yīng)的介紹。在系統(tǒng)的分析階段，分析電子郵件的結(jié)構(gòu)和郵件文本格式，介紹電子郵件系統(tǒng)工作原理，并對SMTP和POP3協(xié)議進行深入研究。在系統(tǒng)的設(shè)計與實現(xiàn)中，確定系統(tǒng)的開發(fā)思想以及開發(fā)環(huán)境。最后給出了系統(tǒng)中模塊的詳細設(shè)計與實現(xiàn)，并對系統(tǒng)模塊涉及到的關(guān)鍵源代碼進行了詳細的分析。
標簽： 論文 電子郵件 應(yīng)用程序 開發(fā)平臺
上傳時間： 2016-08-10
上傳用戶：123456wh
OPEN-JTAG ARM JTAG 測試原理 1 前言 本篇報告主要介紹ARM JTAG測試的基本原理。基本的內(nèi)容包括了TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的介紹，在此基礎(chǔ)上，結(jié)合ARM7TDMI詳細介紹了的JTAG測試原理。 2 IEEE Standard 1149.1 - Test Access Port and Boundary-Scan Architecture 從IEEE的JTAG測試標準開始，JTAG是JOINT TEST ACTION GROUP的簡稱。IEEE 1149.1標準最初是由JTAG這個組織提出，最終由IEEE批準並且標準化，所以，IEEE 1149.1這個標準一般也俗稱JTAG測試標準。 接下來介紹TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的基本架構(gòu)。
標簽： JTAG BOUNDARY-SCAN OPEN-JTAG ARM
上傳時間： 2016-08-16
上傳用戶：sssl
CAN總線原理和應(yīng)用系統(tǒng)設(shè)計中文資料，全面系統(tǒng)得論述CAN的技術(shù)規(guī)范和國際標準
標簽： CAN 總線原理 應(yīng)用系統(tǒng)
上傳時間： 2014-01-04
上傳用戶：王小奇
C編寫的格式轉(zhuǎn)換程序，把SAC格式轉(zhuǎn)化為MINISEED格式，挺使用的一個地震專業(yè)程序。
標簽： 編寫 格式轉(zhuǎn)換 程序
上傳時間： 2014-01-18
上傳用戶：JasonC
這個類可以用來生成文件的Javascript腳本。 它可以掃描的Javascript腳本文件和提取文件標簽在JavaScript意見類似與JavaDoc標簽。 該文件可以生成HTML中使用PHP模板腳本。 然而，結(jié)構(gòu)的包可產(chǎn)生許多其他文件格式，如PDF格式，例如
標簽： Javascript JavaScript JavaDoc HTML
上傳時間： 2013-12-30
上傳用戶：wfeel
?CAN BUS: Controller area network(ISO-11898) 是起緣於80年代，由國際標準化組織(ISO)所 發(fā)佈，是一種應(yīng)用於極嚴苛環(huán)境下的傳輸匯流排
標簽： CAN
上傳時間： 2016-11-24
上傳用戶：test1111
，使用了CAN 報文格式的第一個保留位。因為 CAN1.2 定義的信息格式相當于標準格式，因此仍然是有效的。此外，由于擴展格式已經(jīng)定義，因此網(wǎng)絡(luò) 中會共存標準格式和擴展格式的報文
上傳時間： 2019-07-14
上傳用戶：cszcxh
收入證明格式.doc收入證明格式.doc收入證明格式.doc
標簽： 收入證明
上傳時間： 2019-11-06
上傳用戶：a7879787
1.深入研究PCIe和千兆以太網(wǎng)，了解PCIe和千兆以太網(wǎng)的技術(shù)優(yōu)勢，具體分析PCle和千兆以太網(wǎng)的傳輸協(xié)議，詳細說明PCleTLP數(shù)據(jù)包格式和以太網(wǎng)標2.完成PCIe DMA數(shù)據(jù)傳輸系統(tǒng)設(shè)計。設(shè)計方案主要包括兩大部分，分別是FPGA端Verilog邏輯模塊開發(fā)以及PC端的驅(qū)動和C應(yīng)用程序開發(fā)。FPGA端基于PCle IP Core完成了發(fā)送接收引擎模塊、寄存器讀寫控制模塊和FIFO讀寫控制模塊的設(shè)計。定義了相應(yīng)模塊的接口，并分析了數(shù)據(jù)傳輸?shù)臅r序。PC端采用WinDriver進行PCle的驅(qū)動開發(fā)，并根據(jù)WinDriver提供的驅(qū)動API函數(shù)完成C應(yīng)用程序的設(shè)計。3.完成千兆以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)設(shè)計。設(shè)計方案也主要包括兩大部分，分別是FPGA端Verilog邏輯模塊開發(fā)以及PC端Winpcap應(yīng)用程序開發(fā)。FPGA端基于嵌入式三態(tài)以太網(wǎng)MACIPCore，設(shè)計了發(fā)送接收引擎模塊、FIFO讀寫控制模塊和物理接口模塊。定義了相應(yīng)模塊的接口，并分析了數(shù)據(jù)傳輸經(jīng)過Locallink接口和Client用戶接口上的傳輸時序。PC端采用Winpcap提供的網(wǎng)絡(luò)編程完成了C應(yīng)用程序的設(shè)計，實現(xiàn)了捕獲FPGA端發(fā)送的數(shù)據(jù)包以及發(fā)送原始數(shù)據(jù)包至FPGA端的功能。4.PCIe DMA數(shù)據(jù)傳輸系統(tǒng)和千兆以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)在Xilinx ML507開發(fā)板上進行了性能測試。記錄FPGA與PC間進行讀寫測試的結(jié)果，驗證這兩個系統(tǒng)的可用性和穩(wěn)定性，最后分析了影響系統(tǒng)傳輸速率的原因以及系統(tǒng)目前仍存在的不足。
上傳時間： 2022-07-11
上傳用戶：xsr1983
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<del id="c4w4o"></del>