<button id="aqacg"></button>
vhdl實現(xiàn)的直流電機控制器 通用程序 對不同fpga/cpld，可能需要修改部分源代碼。
標(biāo)簽： vhdl fpga cpld 直流電機
上傳時間： 2013-11-29
上傳用戶：songnanhua
文件說明了在fpga/cpld中怎樣實現(xiàn)數(shù)據(jù)接口及其實例了urat
標(biāo)簽： fpga cpld urat 數(shù)據(jù)接口
上傳時間： 2015-06-11
上傳用戶：wqxstar
本文件是altera公司fpga的ip核，從國外網(wǎng)站下載的免費源碼。
標(biāo)簽： altera fpga
上傳時間： 2015-06-20
上傳用戶：qw12
FPGA/CPLD應(yīng)用,uart通訊VHDL原碼.
標(biāo)簽： FPGA CPLD uart VHDL
上傳時間： 2015-06-23
上傳用戶：ve3344
FPGA/CPLD應(yīng)用,uart的Verilog HDL原碼
標(biāo)簽： Verilog FPGA CPLD uart
上傳時間： 2013-12-28
上傳用戶：lizhizheng88
Altare公司訓(xùn)練新人的練習(xí)題下載.rar FPGA/CPLD
標(biāo)簽： Altare FPGA CPLD
上傳時間： 2015-07-10
上傳用戶：Amygdala
％直接型到并聯(lián)型的轉(zhuǎn)換 ％ ％[C,B,A]=dir2par(b,a) ％C為當(dāng)b的長度大于a時的多項式部分 ％B為包含各bk的K乘2維實系數(shù)矩陣 ％A為包含各ak的K乘3維實系數(shù)矩陣 ％b為直接型分子多項式系數(shù) ％a為直接型分母多項式系數(shù) ％
標(biāo)簽： dir par 系數(shù) 矩陣
上傳時間： 2014-01-20
上傳用戶：lizhen9880
直接型到級聯(lián)型的形式轉(zhuǎn)換 ％ [b0,B,A]=dir2cas(b,a) ％b 為直接型的分子多項式系數(shù) ％a 為直接型的分母多項式系數(shù) ％b0為增益系數(shù) ％B 為包含各bk的K乘3維實系數(shù)矩陣 ％A 為包含各ak的K乘3維實系數(shù)矩陣 ％
標(biāo)簽： 系數(shù) dir cas 多項式
上傳時間： 2013-12-30
上傳用戶：agent
學(xué)習(xí)FPGA CPLD的入門文檔，比較適合初學(xué)者
標(biāo)簽： FPGA CPLD 文檔
上傳時間： 2015-08-24
上傳用戶：許小華
altera FLEX10K FPGA datasheet
標(biāo)簽： datasheet altera FLEX FPGA
上傳時間： 2014-01-15
上傳用戶：zl5712176
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
