urat VHDL程序與仿真 各程序運(yùn)行環(huán)境為MAXPLUS_
標(biāo)簽： MAXPLUS urat VHDL 程序
上傳時(shí)間： 2013-12-26
上傳用戶：libenshu01
文件說明了在fpga/cpld中怎樣實(shí)現(xiàn)數(shù)據(jù)接口及其實(shí)例了urat
標(biāo)簽： fpga cpld urat 數(shù)據(jù)接口
上傳時(shí)間： 2015-06-11
上傳用戶：wqxstar
項(xiàng)目中自己設(shè)計(jì)的urat的VHDL源程序及仿真，已經(jīng)通過了編譯和仿真，有項(xiàng)目用的到的可參考下。
標(biāo)簽： urat VHDL 項(xiàng)目 源程序
上傳時(shí)間： 2014-01-12
上傳用戶：xiaoxiang
用VHDL編寫的urat程序，適合教學(xué)或自學(xué)使用
標(biāo)簽： VHDL urat 編寫 程序
上傳時(shí)間： 2014-01-04
上傳用戶：jyycc
介紹了如何實(shí)現(xiàn)urat。介紹了如何用VERILOG代碼實(shí)現(xiàn)urat。
標(biāo)簽： urat VERILOG 代碼
上傳時(shí)間： 2016-05-01
上傳用戶：kelimu
urat異步通信接口的VHDL描述，可綜合
標(biāo)簽： urat VHDL 異步通信接口
上傳時(shí)間： 2016-05-17
上傳用戶：zq70996813
包含TLC5510 VHDL控制程序,TLC7524接口電路程序和urat VHDL程序與仿真,都已調(diào)試過.
標(biāo)簽： VHDL TLC 5510 7524
上傳時(shí)間： 2016-05-29
上傳用戶：athjac
urat的VHDL設(shè)計(jì)及時(shí)序仿真、調(diào)試、測(cè)試。含有波形圖
標(biāo)簽： urat VHDL 時(shí)序仿真 調(diào)試
上傳時(shí)間： 2014-01-20
上傳用戶：561596
urat 部分VHDL源碼 大家多多支持 哈哈
標(biāo)簽： urat VHDL 分 源碼
上傳時(shí)間： 2014-01-02
上傳用戶：aysyzxzm
arm 1138單片機(jī)urat程序源碼，由C編寫，移植性較好
標(biāo)簽： 1138 urat arm 單片機(jī)
上傳時(shí)間： 2017-01-31
上傳用戶：gaome
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
