sip協議基本流程和信令流程學習sip的好幫手 此PPT講解了現流行的SIP協議,是華為公司培訓資料和個人心得的總結
標簽: sip SIP 協議
上傳時間: 2017-06-20
上傳用戶:極客
《良葛格Java Jdk 5.0學習筆記》是作者良葛格本人近幾年來學習Java的心得筆記,結構按照作者的學習脈絡依次展開,從什么是Java、如何配置Java開發環境、基本的Java語法到程序流程控制、管理類文件、異常處理、枚舉類型、泛型、J2SE中標準的API等均進行了詳細介紹。本書的最后一章還安排了一個“文字編輯器”的專題制作。 本書門檻很低,只要您了解Windows基本操作,無需有其他程序語言的基礎,甚或沒有接觸過Java,都可以通過本書扎扎實實地學習Java。而對于一些曾經學習過Java,但概念和基礎仍不扎實的讀者,本書也準備了一些面向對象的觀點與進階的議題可供參考。
標簽: Java 5.0 Jdk
上傳時間: 2014-01-27
上傳用戶:邶刖
超級兔子魔法設定 v5.88 繁體中文版 含序號
標簽: v5 88
上傳時間: 2017-05-05
上傳用戶:kiili2
設計高速電路必須考慮高速訊 號所引發的電磁干擾、阻抗匹配及串音等效應,所以訊號完整性 (signal integrity)將是考量設計電路優劣的一項重要指標,電路日異複雜必須仰賴可 靠的軟體來幫忙分析這些複雜的效應,才比較可能獲得高品質且可靠的設計, 因此熟悉軟體的使用也將是重要的研究項目之一。另外了解高速訊號所引發之 各種效應(反射、振鈴、干擾、地彈及串音等)及其克服方法也是研究高速電路 設計的重點之一。目前高速示波器的功能越來越多,使用上很複雜,必須事先 進修學習,否則無法全盤了解儀器之功能,因而無法有效發揮儀器的量測功能。 其次就是高速訊號量測與介面的一些測試規範也必須熟悉,像眼圖分析,探針 效應,抖動(jitter)測量規範及高速串列介面量測規範等實務技術,必須充分 了解研究學習,進而才可設計出優良之教學教材及教具。
標簽: 高速電路
上傳時間: 2021-11-02
上傳用戶:jiabin
Allegro PCB SI的前仿真 前仿真,顧名思義,就是布局或布線前的仿真,是以優化信號質量、避免信號完整性和電源完整性為目的, 在眾多的影響因素中,找到可行的、乃至最優化的解決方案的分析和仿真過程。簡單的說,前仿真要做到兩件 事:其一是找到解決方案;其二是將解決方案轉化成規則指導和控制設計。 一般而言,我們可以通過前仿真確認器件的IO特性參數乃至型號的選擇,傳輸線的阻抗乃至電路板的疊層, 匹配元件的位置和元件值,傳輸線的拓撲結構和分段長度等。 使用Allegro PCB SI進行前仿真的基本流程如下: ■ 準備仿真模型和其他需求 ■ 仿真前的規劃 ■ 關鍵器件預布局 ■ 模型加載和仿真配置 ■ 方案空間分析 ■ 方案到約束規則的轉化 2.1 準備仿真模型和其他需求 在本階段,我們需要為使用Allegro PCB SI進行前仿真做如下準備工作:PCB 打板,器件代采購,貼片,一站式服務!www.massembly.com 麥斯艾姆,最貼心的研發伙伴! www.massembly.com 研發樣
標簽: allegro pcb
上傳時間: 2022-02-09
上傳用戶:slq1234567890
1 虛擬機系統搭建2 源碼編輯2.1 安裝和升級必要的組件2.2 下載源碼2.3 修改源碼及編譯2.4 源碼配置2.4.1 后臺管理界面為中文2.4.2 默認開啟無線網絡2.4.3 改SSID名稱2.4.4 進入系統后,增加密碼(密碼以admin為例)2.4.5 修改后臺登錄的端口號2.4.6 支持3G模塊功能( USB方式)( OpenWrt之PandoraBox)(華為E261)3 操作技巧3.1 覆蓋配置文件(推薦編輯方式)3.2 推薦操作習慣3.3 編譯技巧3.4 燒錄技巧(含shell固件升級方式)3.4.1 通過UBOOT進行燒錄3.4.2 進系統后通過命令行完成固件升級4 報錯及解決方法4.1 Checking *libssl*... Failed.1 虛擬機系統搭建詳情,參見: VirtualBox安裝UbuntuKylin_ 劉云龍201504xx.docx;(VirtualBox安裝流程;安裝好后,在左上角“系統”菜單的“首選項”中選擇“屏幕保護程序”,然后去掉左下角的“計算機空閑時激活屏幕保護程序”,然后按“關閉”,這個窗口是沒有“應用”或“確定”之類的,直接關閉它就會保存。)2 源碼編輯2.1 安裝和升級必要的組件a. 選左上角的菜單 “應用程序 ”-附“件”-終“端”,進入命令行,然后輸入sudo –sH,注意大小寫,然后輸入裝系統時設置的用戶密碼,就能切換到root( 提示:輸入密碼的時候不會有* 之類的顯示的,是完全不顯示,部分人不必驚慌)。切換到root 是為了安裝或升級部分必要的組件,有些組件需要root 權限。
標簽: openwrt mt7620a
上傳時間: 2022-06-23
上傳用戶:
cadence實戰教程本書作者具有豐富的一線實戰經驗,基于Allegro平臺,結合多年來積累的PCB設計實例,融入自身經驗,詳細講解PCB設計流程步驟與注意事項。內容貼近初學者的應用實際,符合初學者的學習需求,講解時注重邏輯性并輔以案例,可使讀者更容易看懂并消化吸收。同時,本書有相關的視頻內容配套,讀者可利用網絡資源同步學習,加深印象。
標簽: Allegro PCB
上傳時間: 2022-06-24
Cadence? Allegro? Sigrity? PI(電源完整性)集成設計和分析環境,幫助您簡化在高速和高電流PCB系統和IC封裝上的電源分配網絡創建流程。設計工程師和電氣工程師可使用一系列從基礎到進階的功能,對設計周期各階段的電氣性能進行探索、優化和解決問題。通過使用獨特的電氣約束驅動設計流程,設計周期將大幅縮短,最終產品成本也將大大減少。 Allegro Sigrity PI solution(電源完整性)提供了可擴展、高性價比的預布局及布局后系統PDN設計和分析環境,包含電路板、封裝和系統級的初階及進階分析。Allegro Sigrity PI Base與CadencePCB和IC封裝layout編輯器、CadenceAllegro Design Authoring緊密集成,實現了PCB和IC封裝設計從前端至后端的約束驅動PDN設計。
標簽: 電源完整性
上傳時間: 2022-07-11
本文檔主要介紹后仿真的操作流程。 后仿真是在PCB布線完成以后,對已經完成的關鍵網絡進行仿真驗證的過程,可以檢查實際的物理執行過程(布局布線)是否違背設計意圖,或是已知的改動,通過仿真來驗證這種改動給高速設計帶來的影響。
標簽: allegro 仿真流程
上傳時間: 2022-07-22
鎖相環電路設計和調試心得
標簽: 鎖相環 電路設計 調試
上傳時間: 2013-07-10
上傳用戶:eeworm
蟲蟲下載站版權所有 京ICP備2021023401號-1