軟件無線電DDC(數(shù)字下變頻)系統(tǒng)作為前端ADC與后端通用DSP器件之間的橋梁，通過降低數(shù)據(jù)流的速率，把低速數(shù)據(jù)送給后端通用DSP器件進(jìn)行處理，其性能的優(yōu)劣將對整個(gè)軟件無線電系統(tǒng)的穩(wěn)定性產(chǎn)生直接影響。采用專用DDC芯片完成數(shù)字下變頻，雖然具有抽取比大、性能穩(wěn)定等優(yōu)點(diǎn)，但價(jià)格昂貴，靈活性不強(qiáng)，不能充分體現(xiàn)軟件無線電的優(yōu)勢。FPGA工藝發(fā)展迅速，處理能力大大增強(qiáng)，相對于ASIC、DSP來說具有吞吐量高、開發(fā)周期短、可實(shí)現(xiàn)在線重構(gòu)等諸多優(yōu)勢。正因?yàn)檫@些優(yōu)點(diǎn)，使得FPGA在軟件無線電的研究和開發(fā)中起著越來越重要的作用。 本次設(shè)計(jì)的目標(biāo)是在一塊FPGA芯片上實(shí)現(xiàn)單通道數(shù)字下變頻系統(tǒng)。現(xiàn)階段主要對軟件無線電數(shù)字下變頻器的FPGA實(shí)現(xiàn)方法進(jìn)行了研究分析，重點(diǎn)完成了其主要模塊的設(shè)計(jì)和仿真以及初步的系統(tǒng)級(jí)驗(yàn)證。 論文首先對軟件無線電數(shù)字下變頻的國內(nèi)外現(xiàn)狀進(jìn)行了分析，然后對FPGA實(shí)現(xiàn)數(shù)字下變頻設(shè)計(jì)的優(yōu)勢作了闡述。在對軟件無線電理論基礎(chǔ)、數(shù)字信號(hào)處理的相關(guān)知識(shí)深入研究的基礎(chǔ)上重點(diǎn)研究軟件無線電數(shù)字下變頻技術(shù)。對數(shù)字下變頻的NCO、混頻、CIC、HB、FIR模塊的實(shí)現(xiàn)方法進(jìn)行深入研究，在：MATLAB中設(shè)定整體系統(tǒng)方案、完成模塊劃分和接口定義，并對部分模塊建立數(shù)學(xué)模型并仿真、對模塊的性能進(jìn)行優(yōu)化。從數(shù)字下變頻的系統(tǒng)層次上考慮了各模塊彼此問的性能制約，從而選擇合理配置、優(yōu)化系統(tǒng)結(jié)構(gòu)以獲得模塊間的性能均衡和系統(tǒng)性能的最優(yōu)化。最后通過使用編寫'Verilog程序和調(diào)用部分lP Core相結(jié)合的方法完成數(shù)字下變頻各個(gè)模塊的設(shè)計(jì)并完成仿真和調(diào)試。結(jié)果表明設(shè)計(jì)的思想和結(jié)構(gòu)是正確的，在下一步工作中主要完成系統(tǒng)的板級(jí)調(diào)試。
上傳時(shí)間： 2013-04-24
上傳用戶：隱界最新
數(shù)字射頻存儲(chǔ)器(Digital Radio FreqlJencyr：Memory DRFM)具有對射頻信號(hào)和微波信號(hào)的存儲(chǔ)、處理及傳輸能力，已成為現(xiàn)代雷達(dá)系統(tǒng)的重要部件。現(xiàn)代雷達(dá)普遍采用了諸如脈沖壓縮、相位編碼等更為復(fù)雜的信號(hào)處理技術(shù)，DRFM由于具有處理這些相干波形的能力，被越來越廣泛地應(yīng)用于電子對抗領(lǐng)域作為射頻頻率源。目前，國內(nèi)外對DRFM技術(shù)的研究還處于起步階段，DRFM部件在采樣率、采樣精度及存儲(chǔ)容量等方面，還不能滿足現(xiàn)代雷達(dá)信號(hào)處理的要求。 本文介紹了DRFM的量化類型、基本組成及其工作原理，在現(xiàn)有的研究基礎(chǔ)上提出了一種便于工程實(shí)現(xiàn)的設(shè)計(jì)方法，給出了基于現(xiàn)場可編程門陣列(Field Programmable Gate Array FPGA)實(shí)現(xiàn)的幅度量化DRFM設(shè)計(jì)方案。本方案的采樣率為1 GHz、采樣精度12位，具體實(shí)現(xiàn)是采用4個(gè)采樣率為250 MHz的ADC并行交替等效時(shí)間采樣以達(dá)到1 GHz的采樣率。單通道內(nèi)采用數(shù)字正交采樣技術(shù)進(jìn)行相干檢波，用于保存信號(hào)復(fù)包絡(luò)的所有信息。利用FPGA器件實(shí)現(xiàn)DRFM的控制器和多路采樣數(shù)據(jù)緩沖器，采用硬件描述語言(Very High Speed}lardware Description Language VHDL)實(shí)現(xiàn)了DRFM電路的FPGA設(shè)計(jì)和功能仿真、時(shí)序分析。方案中采用了大量的低壓差分信號(hào)(Low Voltage Differential Signaling LVDS)邏輯的芯片，從而大大降低了系統(tǒng)的功耗，提高了系統(tǒng)工作的可靠性。本文最后對采用的數(shù)字信號(hào)處理算法進(jìn)行了仿真，仿真結(jié)果證明了設(shè)計(jì)方案的可行性。 本文提出的基于FPGA的多通道DRFM系統(tǒng)與基于專用FIFO存儲(chǔ)器的DRFM相比，具有更高的性能指標(biāo)和優(yōu)越性。
標(biāo)簽： FPGA 數(shù)字射頻 存儲(chǔ)器
上傳時(shí)間： 2013-06-01
上傳用戶：lanwei
軟件無線電是無線通信領(lǐng)域繼固定到移動(dòng)、模擬到數(shù)字之后的第三次革命，是目前乃至未來的無線電領(lǐng)域的技術(shù)發(fā)展方向，它在提高系統(tǒng)靈活性上有無可比擬的優(yōu)勢，是實(shí)現(xiàn)未來無線通信系統(tǒng)的有效手段。擴(kuò)頻通信具有卓越的抗干擾和保密性能。擴(kuò)頻通信相對于傳統(tǒng)的窄帶通信，在頻譜利用率上也有明顯的優(yōu)勢，是未來無線通信系統(tǒng)中的關(guān)鍵技術(shù)，直接序列擴(kuò)頻則是其中在民用領(lǐng)域使用最多的一種擴(kuò)頻技術(shù)。FPGA在分布式計(jì)算、并行處理、流水線結(jié)構(gòu)上有獨(dú)特的優(yōu)勢，自然成為設(shè)計(jì)擴(kuò)頻軟件無線電系統(tǒng)的首選技術(shù)之一。 首先介紹了軟件無線電的理論基礎(chǔ)，并分析了它的硬件結(jié)構(gòu)和技術(shù)關(guān)鍵。軟件無線電的關(guān)鍵思路在于構(gòu)建一個(gè)通用的強(qiáng)大的硬件平臺(tái)，這也正是本課題的主要工作之一。而后，重點(diǎn)介紹了直序擴(kuò)頻的理論基礎(chǔ)。對于發(fā)射機(jī)，其中最關(guān)鍵的是尋找一種相關(guān)特性卓越的偽隨機(jī)序列，本課題主要對m序列、OVSF碼和Gold碼進(jìn)行了深入研究。最后，詳述了基于DDFS的數(shù)字調(diào)制技術(shù)和FPGA技術(shù)。 基于以上理論基礎(chǔ)研究，根據(jù)軟件無線電硬件結(jié)構(gòu)，開發(fā)了基于Altera公司Cyclone系列FPGA的硬件平臺(tái)。該平臺(tái)具有210Mbps的高速DAC，并配有串口、USB接口、音頻CODEC輸入輸出通道、以及LVDS擴(kuò)展口和SDRAM，考慮到通用性，設(shè)計(jì)中加入了足以開發(fā)出接收機(jī)的兩路40Mbps的高速ADC。FPGA的代碼開發(fā)也是核心內(nèi)容，本課題編寫了大量相應(yīng)的代碼，包括加擴(kuò)模塊（含偽隨機(jī)序列發(fā)生器）、基于DDFS的數(shù)字調(diào)制模塊以及串口通信模塊、LCD驅(qū)動(dòng)模塊，SDRAM Controller、ADC驅(qū)動(dòng)模塊，并編寫了相應(yīng)的測試代碼。整個(gè)系統(tǒng)測試通過。關(guān)于硬件平臺(tái)設(shè)計(jì)和代碼開發(fā)，在本文第三章和第四章詳細(xì)介紹。 總體說來，本課題基于現(xiàn)有的理論發(fā)展，在充分理解相關(guān)理論的前提下，將主要經(jīng)歷集中于具體應(yīng)用的研究與開發(fā)，并取得了一定的成果。
標(biāo)簽： 直序擴(kuò)頻 發(fā)射機(jī) 軟件無線電
上傳時(shí)間： 2013-06-27
上傳用戶：xauthu
該論文基于NIOS Ⅱ軟核處理器和Altera的FPGA技術(shù)，設(shè)計(jì)了一種便攜式的振動(dòng)頻譜分析儀，用于旋轉(zhuǎn)機(jī)械的故障監(jiān)測和診斷。以SOPC技術(shù)為手段，將信號(hào)采集和信號(hào)處理電路通過可編程片上系統(tǒng)來實(shí)現(xiàn)，其特點(diǎn)是將對ADC的控制、數(shù)字信號(hào)的濾波、快速傅立葉變換的設(shè)計(jì)，通過FPGA芯片集成在一起，以NIOS Ⅱ來完成32位CPU的狀態(tài)控制功能。工程機(jī)械、汽車車輛中都存在諸如發(fā)動(dòng)機(jī)類的旋轉(zhuǎn)機(jī)械，這類設(shè)備的異常振動(dòng)往往會(huì)影響正常工作，嚴(yán)重時(shí)還會(huì)出現(xiàn)各種重大事故，該分析儀可以實(shí)時(shí)地或定期地對發(fā)動(dòng)機(jī)、齒輪箱等旋轉(zhuǎn)機(jī)械進(jìn)行振動(dòng)頻譜分析和監(jiān)測，運(yùn)用于民用機(jī)械能產(chǎn)生非常好的經(jīng)濟(jì)效益。 該論文從四個(gè)方面進(jìn)行了研究工作。其一，利用FPGA對ADC芯片的工作進(jìn)行控制，使其在規(guī)定的時(shí)間內(nèi)與DSP模塊進(jìn)行數(shù)據(jù)交換，并對ADC各引腳時(shí)序進(jìn)行控制，使兩者協(xié)調(diào)同步工作，編制了相應(yīng)的VHDL語言程序。其二，采用SOPC Builder設(shè)計(jì)開發(fā)，實(shí)現(xiàn)了基于NIOS Ⅱ的32位CPU軟核，創(chuàng)建了相應(yīng)的C/C++和匯編的宏代碼，使得軟件可以訪問用戶自定義邏輯。對頂層設(shè)計(jì)產(chǎn)生的VHDL的RTL代碼和仿真文件進(jìn)行了綜合、編譯適配以及仿真。其三，配合Matlab和DSP Builder的強(qiáng)大功能進(jìn)行DSP模塊設(shè)計(jì)，開發(fā)出了FIR和FFT等功能模塊，并且添加到SOPC系統(tǒng)中，使其可以由NIOS Ⅱ很容易的調(diào)用。其四，在NIOS Ⅱ系統(tǒng)中添加了uC/OS Ⅱ操作系統(tǒng)，提高了整個(gè)系統(tǒng)的穩(wěn)定性，并且降低了開發(fā)難度，提高了系統(tǒng)升級(jí)的能力。由于整個(gè)設(shè)計(jì)是基于FPGA開發(fā)的，所以該系統(tǒng)包括了所有FPGA系統(tǒng)的特點(diǎn)，包括并行的DSP處理、在系統(tǒng)可編程、升級(jí)簡單等特點(diǎn)，極易使設(shè)計(jì)產(chǎn)品化。
標(biāo)簽： FPGA 便攜式 振動(dòng)頻譜 分析儀
上傳時(shí)間： 2013-04-24
上傳用戶：amandacool
本文分析了當(dāng)代高精度地震勘探數(shù)據(jù)采集系統(tǒng)的發(fā)展現(xiàn)狀，研究了數(shù)據(jù)采集的A/D方法及理論、現(xiàn)場可編程門陣列(Field Programmable GateArray，F(xiàn)PGA)技術(shù)的發(fā)展及原理，串口通信的原理及實(shí)現(xiàn)。在此基礎(chǔ)上，探討了采用FPGA控制24位△∑模數(shù)轉(zhuǎn)換器來實(shí)現(xiàn)高精度地震勘探數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)思路，對探測傳感器或檢波器后端數(shù)據(jù)采集系統(tǒng)的信號(hào)A/D轉(zhuǎn)換、FPGA與外部接口設(shè)計(jì)、串口數(shù)據(jù)通信做了詳細(xì)的研究，尤其是在用FPGA來完成與外部ADC的接口控制上做了深入的開發(fā)和設(shè)計(jì)，整個(gè)接口控制模塊采用VHDL語言編寫，并同時(shí)將ROM、FIFO等數(shù)字邏輯模塊一起集成到一片F(xiàn)PGA芯片當(dāng)中，并在Quartus Ⅱ6.0的開發(fā)平臺(tái)上通過了軟件仿真，時(shí)序仿真結(jié)果達(dá)到了系統(tǒng)要求。
標(biāo)簽： 高精度 地震勘探 數(shù)據(jù)采集系統(tǒng)
上傳時(shí)間： 2013-05-21
上傳用戶：yuele0123
軟件無線電(SDR，Software Defined Radio)由于具備傳統(tǒng)無線電技術(shù)無可比擬的優(yōu)越性，已成為業(yè)界公認(rèn)的現(xiàn)代無線電通信技術(shù)的發(fā)展方向。理想的軟件無線電系統(tǒng)強(qiáng)調(diào)體系結(jié)構(gòu)的開放性和可編程性，減少靈活性著的硬件電路，把數(shù)字化處理(ADC和DAC)盡可能靠近天線，通過軟件的更新改變硬件的配置、結(jié)構(gòu)和功能。目前，直接對射頻(RF)進(jìn)行采樣的技術(shù)尚未實(shí)現(xiàn)普及的產(chǎn)品化，而用數(shù)字變頻器在中頻進(jìn)行數(shù)字化是普遍采用的方法，其主要思想是，數(shù)字混頻器用離散化的單頻本振信號(hào)與輸入采樣信號(hào)在乘法器中相乘，再經(jīng)插值或抽取濾波，其結(jié)果是，輸入信號(hào)頻譜搬移到所需頻帶，數(shù)據(jù)速率也相應(yīng)改變，以供后續(xù)模塊做進(jìn)一步處理。數(shù)字變頻器在發(fā)射設(shè)備和接收設(shè)備中分別稱為數(shù)字上變頻器(DUC，Digital Upper Converter)和數(shù)字下變頻器(DDC，Digital Down Converter)，它們是軟件無線電通信設(shè)備的關(guān)鍵部什。大規(guī)模可編程邏輯器件的應(yīng)用為現(xiàn)代通信系統(tǒng)的設(shè)計(jì)帶來極大的靈活性。基于FPGA的數(shù)字變頻器設(shè)計(jì)是深受廣大設(shè)計(jì)人員歡迎的設(shè)計(jì)手段。本文的重點(diǎn)研究是數(shù)字下變頻器(DDC)，然而將它與數(shù)字上變頻器(DUC)完全割裂后進(jìn)行研究顯然是不妥的，因此，本文對數(shù)字上變頻器也作適當(dāng)介紹。 第一章簡要闡述了軟件無線電及數(shù)字下變頻的基本概念，介紹了研究背景及所完成的主要研究工作。 第二章介紹了數(shù)控振蕩器(NCO)，介紹了兩種實(shí)現(xiàn)方法，即基于查找表和基于CORDIC算法的實(shí)現(xiàn)。對CORDIc算法作了重點(diǎn)介紹，給出了傳統(tǒng)算法和改進(jìn)算法，并對基于傳統(tǒng)CORDIC算法的NCO的FPGA實(shí)現(xiàn)進(jìn)行了EDA仿真。 第三章介紹了變速率采樣技術(shù)，重點(diǎn)介紹了軟件無線電中廣泛采用的級(jí)聯(lián)積分梳狀濾波器 (cascaded integratot comb， CIC)和ISOP(Interpolated Second Order Polynomial)補(bǔ)償法，對前者進(jìn)行了基于Matlab的理論仿真和FPGA實(shí)現(xiàn)的EDA仿真，后者只進(jìn)行了基于Matlab的理論仿真。 第四章介紹了分布式算法和軟件無線電中廣泛采用的半帶(half-band，HB)濾波器，對基于分布式算法的半帶濾波器的FPGA實(shí)現(xiàn)進(jìn)行了EDA仿真，最后簡要介紹了FIR的多相結(jié)構(gòu)。 第五章對數(shù)字下變頻器系統(tǒng)進(jìn)行了噪聲綜合分析，給出了一個(gè)噪聲模型。 第六章介紹了數(shù)字下變頻器在短波電臺(tái)中頻數(shù)字化應(yīng)用中的一個(gè)實(shí)例，給出了測試結(jié)果，重點(diǎn)介紹了下變頻器的：FPGA實(shí)現(xiàn)，其對應(yīng)的VHDL程序收錄在本文最后的附錄中，希望對從事該領(lǐng)域設(shè)計(jì)的技術(shù)人員具有一定參考價(jià)值。
標(biāo)簽： 軟件無線電 數(shù)字下變頻 技術(shù)研究
上傳時(shí)間： 2013-06-09
上傳用戶：szchen2006
在慣性導(dǎo)航系統(tǒng)中，捷聯(lián)式慣性導(dǎo)航系統(tǒng)以其體積小、成本低和可靠性高等優(yōu)點(diǎn)正逐步取代平臺(tái)式慣性導(dǎo)航系統(tǒng)，成為慣性導(dǎo)航系統(tǒng)的發(fā)展趨勢。 為了適應(yīng)捷聯(lián)慣性導(dǎo)航系統(tǒng)小型化、低成本和高性能的發(fā)展方向，本文設(shè)計(jì)了DSP與FPGA相結(jié)合的系統(tǒng)方案：系統(tǒng)采用MEMS器件和高性能A/D轉(zhuǎn)換器構(gòu)成慣性信號(hào)檢測單元，F(xiàn)PGA進(jìn)行I/O控制，DSP完成導(dǎo)航計(jì)算。方案綜合考慮了系統(tǒng)成本、計(jì)算速度、精度、體積等各方面的因素，并通過GPS、磁航向計(jì)等信息融合進(jìn)一步提高導(dǎo)航精度。 數(shù)據(jù)采集是捷聯(lián)慣導(dǎo)系統(tǒng)設(shè)計(jì)的關(guān)鍵，本文數(shù)據(jù)采集由信號(hào)調(diào)理、A/D轉(zhuǎn)換和。FPGA等幾部分組成。其中，F(xiàn)PGA是整個(gè)數(shù)據(jù)采集部分的核心，其主要功能包括：實(shí)現(xiàn)了ADC控制邏輯和時(shí)序生成；配置了FIFO寄存器，緩沖了ADC與DSP之間的轉(zhuǎn)換數(shù)據(jù)；擴(kuò)展了UART串口，以實(shí)現(xiàn)系統(tǒng)的外部信息接口。在完成電路設(shè)計(jì)的基礎(chǔ)上，對各功能模塊進(jìn)行了全面的半實(shí)物仿真，驗(yàn)證了系統(tǒng)方案及各主要功能模塊的可行性。 論文簡述了慣性導(dǎo)航系統(tǒng)的應(yīng)用背景及發(fā)展?fàn)顩r，介紹了捷聯(lián)慣導(dǎo)系統(tǒng)的基本原理，設(shè)計(jì)了基于DSP/FPGA的捷聯(lián)慣導(dǎo)系統(tǒng)方案，實(shí)現(xiàn)了系統(tǒng)各部分硬件電路以及FPGA功能模塊，并通過搭建硬件驗(yàn)證平臺(tái)和利用第三方仿真軟件，對傳感器的性能以及FPGA各功能模塊進(jìn)行了較全面的驗(yàn)證和仿真。結(jié)果表明：基于DSP/FPGA的捷聯(lián)慣導(dǎo)系統(tǒng)能夠滿足應(yīng)用的要求，并在小型化、低成本和高性能等方面有一定的優(yōu)勢。
標(biāo)簽： DSPFPGA 捷聯(lián) 慣性導(dǎo)航 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：1966640071
廣嵌開發(fā)板配套的教程。 實(shí)驗(yàn)1 ARM 匯編指令編程實(shí)驗(yàn)． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． 1 實(shí)驗(yàn)2 C 和ARM 匯編混合編程實(shí)驗(yàn)． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． 8 實(shí)驗(yàn)3 C 語言實(shí)現(xiàn)LED 控制實(shí)驗(yàn)． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． 15 實(shí)驗(yàn)4 外部中斷應(yīng)用實(shí)驗(yàn) ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． 22 實(shí)驗(yàn)5 看門狗定時(shí)器應(yīng)用實(shí)驗(yàn) ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． 32 實(shí)驗(yàn)6 DMA 控制器實(shí)驗(yàn)． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． 38 實(shí)驗(yàn)7 PWM 控制蜂鳴器實(shí)驗(yàn)． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． 48 實(shí)驗(yàn)8 UART 通信實(shí)驗(yàn)． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． 57 實(shí)驗(yàn)9 紅外模塊控制實(shí)驗(yàn) ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． 68 實(shí)驗(yàn)10 實(shí)時(shí)時(shí)鐘設(shè)計(jì)實(shí)驗(yàn)． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． 79 實(shí)驗(yàn)11 IIC 總線應(yīng)用實(shí)驗(yàn)． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． 90 實(shí)驗(yàn)12 Nor flash 應(yīng)用實(shí)驗(yàn) ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． 103 實(shí)驗(yàn)13 Nand flash 應(yīng)用實(shí)驗(yàn)． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． 114 實(shí)驗(yàn)14 TFT LCD 顯示實(shí)驗(yàn)． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． 138 實(shí)驗(yàn)15 觸摸屏控制實(shí)驗(yàn)． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． 153 實(shí)驗(yàn)16 ADC 應(yīng)用實(shí)驗(yàn)． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． 167 實(shí)驗(yàn)17 IIS 音頻總線實(shí)驗(yàn)． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． 178 實(shí)驗(yàn)18 USB 設(shè)備實(shí)驗(yàn)． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． 188 實(shí)驗(yàn)19 SD 卡接口實(shí)驗(yàn)． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． 215 實(shí)驗(yàn)20 TFTP 以太網(wǎng)通訊 ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． 228 實(shí)驗(yàn)21 Camera 應(yīng)用實(shí)驗(yàn)． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． 239 實(shí)驗(yàn)22 BootLoader 實(shí)驗(yàn)． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． 250 實(shí)驗(yàn)23 Linux-2.6 內(nèi)核移植實(shí)驗(yàn)． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． 261 實(shí)驗(yàn)24 Linux 驅(qū)動(dòng)程序開發(fā)實(shí)驗(yàn)． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． 270 實(shí)驗(yàn)25 QT/Embedded 實(shí)驗(yàn)． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． 280 實(shí)驗(yàn)26 WinCE5.0 開發(fā)實(shí)驗(yàn)． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． 294 附錄一 S3C2440A 啟動(dòng)代碼． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． 314 附錄二 GEC2440 核心板電路圖． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． 327 附錄三 GEC2440 主板電路圖． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． 335
上傳時(shí)間： 2013-07-22
上傳用戶：jing911003
·摘要： 基于DSP的在線式UPS智能監(jiān)測系統(tǒng),采用TMS320LF2407A實(shí)現(xiàn).其ADC模塊采集UPS現(xiàn)場電壓、電流、負(fù)載等信息.EV捕獲單元捕獲市電,逆變器的頻率.SCI負(fù)責(zé)PC機(jī)與UPS現(xiàn)場的數(shù)據(jù)通訊,傳送UPS運(yùn)行情況及參數(shù).帶觸摸屏的NS320240A實(shí)現(xiàn)UPS現(xiàn)場實(shí)時(shí)監(jiān)測.并用EEPROM保存記錄,由蜂鳴器對異常報(bào)警.
標(biāo)簽： DSP UPS 智能監(jiān)測
上傳時(shí)間： 2013-07-01
上傳用戶：VRMMO
在蓄電池應(yīng)用領(lǐng)域, 鉛酸蓄電池以可靠、電容量大、維護(hù)簡單等特點(diǎn)占有很大的市場。本文太陽能鉛酸蓄電 池的充電方案采用了在單片機(jī)領(lǐng)域應(yīng)用最廣的51 單片機(jī), 依靠adc 進(jìn)行模擬量數(shù)據(jù)采集并在51 上采用軟件實(shí)現(xiàn)pwm 算法 對12v 鉛酸蓄電池進(jìn)行( 三段精細(xì)) 充電控制, 得到良好的控制效果。基于51 單片機(jī)的鉛酸蓄電池充電器的實(shí)現(xiàn)
上傳時(shí)間： 2013-06-19
上傳用戶：邶刖
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
