ModelSim具備強大的模擬仿真功能，在設(shè)計、編譯、仿真、測試、調(diào)試開發(fā)過程中，有一整套工具供你使用，而且操作起來極其靈活，可以通過菜單、快捷鍵和命令行的方式進行工作。ModelSim的窗口管理界面讓用戶使用起來很方面，它能很好的與操作系統(tǒng)環(huán)境協(xié)調(diào)工作。ModelSim的一個很顯著的特點就是它具備命令行的操作方式，類似于一個shell有很多操作指令供你使用，給人的感覺就像是工作在Unix環(huán)境下，這種命令行操作方式是基于Tcl/Tk的，其功能相當(dāng)強大，這需要在以后的實際應(yīng)用中慢慢體會。ModelSim的功
標(biāo)簽： ModelSimSE
上傳時間： 2013-07-28
上傳用戶：dct灬fdc
ISE 7.1i獨特的集成度、高速度以及易用性可以幫助設(shè)計人員解決所面臨的最緊迫的一些挑戰(zhàn)。新版工具集成了主要功耗分析、分層設(shè)計、仿真和調(diào)試等功能，還支持目前應(yīng)用越來越多的基于Linux的設(shè)計環(huán)境。工具中還包括了針對在所有性能領(lǐng)域全球都最快的FPGA - Virtex-4系列的新速度文件。 與競爭解決方案相比，ISE 7.1i的邏輯構(gòu)造性能優(yōu)勢高達(dá)70%，同時在DSP、嵌入式處理和連接功能方面也遙遙領(lǐng)先。設(shè)計人員可在設(shè)計中充分享受這些優(yōu)勢。ISE 7.1i中還包括了對新推出的全球成本最低的FPGA產(chǎn)品--
標(biāo)簽： Xilinx_ISE
上傳時間： 2013-07-14
上傳用戶：dianxin61
這篇論文以數(shù)字電視條件接收系統(tǒng)為研究對象，系統(tǒng)硬件設(shè)計以DSP和FPGA為實現(xiàn)平臺，采用以DSP實現(xiàn)其加密算法、以FPGA實現(xiàn)其外圍電路，對數(shù)字電視條件接收系統(tǒng)進行設(shè)計。首先根據(jù)數(shù)字電視條件接收系統(tǒng)的原理及其軟硬分離的發(fā)展趨勢，提出采用 DSP+FPGA結(jié)構(gòu)的設(shè)計方式，將ECC與AES加密算法應(yīng)用于SK與CW的加密；根據(jù)其原理對系統(tǒng)進行總體設(shè)計，同時對系統(tǒng)各部分的硬件原理圖進行詳細(xì)設(shè)計，并進行 PCB設(shè)計。其次采用從上而下的設(shè)計方式，對FPGA實現(xiàn)的邏輯功能劃分為各個功能模塊，然后再對各個模塊進行設(shè)計、仿真。采用Quartus Ⅱ7.2軟件對FPGA實現(xiàn)的邏輯功能進行設(shè)計、仿真。仿真結(jié)果表明：基于通用加擾算法(CSA)的加擾器模塊，滿足TS流加擾要求；塊加密模塊的最高時鐘頻率達(dá)到229.89MHz，流加密模塊的最高時鐘頻率達(dá)到331.27MHz，對于實際的碼流來說，具有比較大的時序裕量；DSP接口模塊滿足 ADSP BF-535的讀寫時序；包處理模塊實現(xiàn)對加密后數(shù)據(jù)的包處理。最后對條件接收系統(tǒng)中加密算法程序采用結(jié)構(gòu)化、模塊化的編程方式進行設(shè)計。 ECC設(shè)計時采用C語言與匯編語言混合編程，充分利用兩種編程語言的優(yōu)勢。將ECC 與AES加密算法在VisualDSP++3.0開發(fā)環(huán)境下進行驗證，并下載至ADSP BF-535評估板上運行。輸出結(jié)果表明：有限域運算匯編語言編程的實現(xiàn)方式，其運行速度明顯提高， 192位加法提高380個時鐘周期，32位乘法提高92個時鐘周期；ECC與AES達(dá)到加密要求。上述工作對數(shù)字電視條件接收系統(tǒng)的設(shè)計具有實際的應(yīng)用價值。關(guān)鍵詞：條件接收，DSP，F(xiàn)PGA，ECC，AEs
標(biāo)簽： DSPFPGA 數(shù)字電視 條件接收系統(tǒng)
上傳時間： 2013-07-03
上傳用戶：www240697738
隨著電子技術(shù)的快速發(fā)展，計算機的性能得到了極大的提高，使得利用計算機實現(xiàn)人類的視覺功能成為目前計算機領(lǐng)域中最熱門的課題之一。基于視頻的目標(biāo)檢測與跟蹤技術(shù)是計算機視覺領(lǐng)域中最主要的研究方向之一，它是智能監(jiān)控、人機交互、移動機器人視覺導(dǎo)航、工業(yè)機器人手眼系統(tǒng)等應(yīng)用的基礎(chǔ)和關(guān)鍵技術(shù)。在科學(xué)研究和工程應(yīng)用上都有十分誘人的前景。 論文提出了以FPGA為核心的思想，設(shè)計出一套應(yīng)用于背景靜止視頻序列的動態(tài)目標(biāo)檢測與跟蹤系統(tǒng)。通過位置固定的攝像頭監(jiān)控某一區(qū)域，分析攝像頭采集到的動態(tài)視頻序列，計算出目標(biāo)的運動參數(shù)。與傳統(tǒng)的基于PC機的視頻動態(tài)目標(biāo)跟蹤系統(tǒng)相比，適應(yīng)了目標(biāo)跟蹤系統(tǒng)對圖像處理速度的實時性與數(shù)據(jù)帶寬越來越高的要求，同時成本較低、設(shè)計更靈活，而且硬件重構(gòu)性好、處理速度快、系統(tǒng)易于升級。 論文的主要工作包括：構(gòu)建目運動標(biāo)跟蹤系統(tǒng)軟件平臺和硬件平臺。應(yīng)用MATLAB對目標(biāo)檢測算法進行仿真分析比較。采用Synplifty Pro、ModelSim和TimingDesigner等各種EDA軟件工具對系統(tǒng)中各個層次的模塊進行時序設(shè)計、代碼編寫、仿真驗證等。最后使用QuartusⅡ?qū)⒄麄€系統(tǒng)工程文件綜合、布局布線。在察看時序報告無誤后，將系統(tǒng)配置文件下載至FPGA開發(fā)板中。 實現(xiàn)結(jié)果表明：所設(shè)計的系統(tǒng)能很好地工作在FPGA中，實現(xiàn)了設(shè)計要求，為視覺智能監(jiān)控打下基礎(chǔ)。
標(biāo)簽： FPGA 目標(biāo)跟蹤 系統(tǒng)設(shè)計
上傳時間： 2013-08-05
上傳用戶：亮劍2210
自上個世紀(jì)九十年代以來，我國著名學(xué)者、現(xiàn)中國科學(xué)院院士、清華大學(xué)陳難先教授等人使用無窮級數(shù)的Mobius反演公式解決了一系列重要的物理學(xué)中的逆問題，開創(chuàng)了應(yīng)用、推廣數(shù)論中的Mobius變換解決物理學(xué)中各種逆問題的巧妙方法，其工作在1990年當(dāng)時就得到了世界著名的《NATURE》雜志的高度評價。 華僑大學(xué)蘇武潯教授等則把Mobius變換的方法應(yīng)用于幾種常用波形(包括周期矩形脈沖，奇偶對稱方波和三角波等)的傅立葉級數(shù)的逆變換運算，得到正、余弦函數(shù)及一般周期信號的各種常用波形的信號展開；并求得了與各種常用波形信號函數(shù)族相正交的函數(shù)族，以用于各展開系數(shù)的計算與信息的解調(diào)；而后把它們應(yīng)用到通信系統(tǒng)中，提出了一種新的通信系統(tǒng)，即新型Chen-Mobius通信系統(tǒng)。 本文主要完成了兩個方面的工作,Chen-Mobius多路通信系統(tǒng)的FPGA硬件設(shè)計實現(xiàn)和基于Chen-Mobius變換的語音加密雙工通信系統(tǒng)的實現(xiàn)。首先，利用嵌入MATLAB\SIMULINK中的DSPBuilder軟件對Chen-Mobius多路(四路和八路)通信系統(tǒng)進行仿真分析，對該系統(tǒng)在不同信噪比情況下的錯誤概率進行了計算，并繪出了信噪比-錯誤概率曲線；其次，利用DSPBuilder中的Signalcompiler將Chen-Mobius多路通信系統(tǒng)的主體模塊(函數(shù)及積分器的產(chǎn)生等)轉(zhuǎn)化成HDL硬件語言，后在QuartusⅡ軟件平臺上，結(jié)合利用VHDL編程的硬件程序模塊(分頻、延時、控制模塊等)構(gòu)架完整的Chen-Mobius通信系統(tǒng)，并對此系統(tǒng)設(shè)計綜合、引腳分配、仿真驗證、時序分析等；最后，在Altera公司的Stratix 芯片上，實現(xiàn)硬件的編程和下載，從而完成了Chen-Mobius多路通信系統(tǒng)的FPGA硬件實現(xiàn)。 另外，利用Chen-Mobius單路通信系統(tǒng)的調(diào)制、解調(diào)系統(tǒng)分別對語音信號進行加密與解密，在兩塊DE2的FPGA開發(fā)板上成功實現(xiàn)了基于Chen-Mobius變換的語音加密雙工通信。完成本設(shè)計意義重大，它為今后Chen-Mobius通信系統(tǒng)應(yīng)用于通信領(lǐng)域的各個方面，邁開堅實的一步。
標(biāo)簽： ChenMobius FPGA 通信系統(tǒng) 硬件實現(xiàn)
上傳時間： 2013-07-24
上傳用戶：xaijhqx
Quartus Ⅱ”菜單：可以完成新建文件、工程、編譯、仿真、下載等操作
標(biāo)簽： Subscription QuartusII Edition 10.10
上傳時間： 2013-04-24
上傳用戶：13160677563
· 內(nèi)容提要 本書的鮮明特色在于幫助讀者全面、正確地理解Verilog硬件描述語言的綜合。本書以電路綜合為目標(biāo)，針對各種語言結(jié)構(gòu)逐一討論了其可綜合性、仿真與綜合時的語義差別以及相關(guān)的各種相關(guān)的各種用法，給出了大量示例，對各種似是而非的用法作了對比，指出了其語義差別和所綜合出的電路在功能上的差異。本書的另一特色在于詳細(xì)介紹了設(shè)計模型的優(yōu)化技術(shù)和驗證技術(shù)。本書內(nèi)容全面、深
標(biāo)簽： nbsp Verilog HDL 實用教程
上傳時間： 2013-07-01
上傳用戶：努力努力再努力
·摘要 : 基于DSP(數(shù)字信號處理器)的電機控制技術(shù)可以對直流無刷電機進行精確的控制。選用高速DSP作為控制器，實時性好、控制精度高、抗干擾性強。本文從系統(tǒng)整體設(shè)計、硬件設(shè)計、仿真實現(xiàn)和控制算法等方面論述了TMS32OLF2407在低速小角度低電壓直流無刷電機控制中的應(yīng)用技術(shù)。
上傳時間： 2013-06-26
上傳用戶：neibuzhuzu
單片機密碼鎖完整資料，程序、仿真、pcb布線、原理圖、說明~~
上傳時間： 2013-04-24
上傳用戶：Breathe0125
iar for arm 的使用、仿真與調(diào)試使用指南
上傳時間： 2013-04-24
上傳用戶：liuqy
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
