altera公司的FPGA的一些開(kāi)發(fā)用的VHDL的源代碼用于學(xué)習(xí)
標(biāo)簽： altera FPGA VHDL 源代碼
上傳時(shí)間： 2013-12-18
上傳用戶(hù)：rocketrevenge
5款altera的FPGA開(kāi)發(fā)板原理圖，詳細(xì)介紹了板子的構(gòu)成及功能
標(biāo)簽： altera FPGA 開(kāi)發(fā)板原理圖
上傳時(shí)間： 2014-01-12
上傳用戶(hù)：xiaoyunyun
USB Blaster 為Altera 公司針對(duì) CPLD / FPGA 推出的高速編程設(shè)備
標(biāo)簽： Blaster Altera CPLD FPGA
上傳時(shí)間： 2017-05-22
上傳用戶(hù)：dancnc
基于altera系列芯片lvds接口的fpga設(shè)計(jì) verilog源碼
標(biāo)簽： verilog altera lvds fpga
上傳時(shí)間： 2017-06-08
上傳用戶(hù)：stvnash
dds算法的fpga實(shí)現(xiàn) altera 根據(jù)不同設(shè)置，輸出不同頻率的信號(hào)源
標(biāo)簽： altera fpga dds 算法
上傳時(shí)間： 2014-01-20
上傳用戶(hù)：bruce5996
cordic算法的fpga的實(shí)現(xiàn) 采用altera芯片
標(biāo)簽： cordic altera fpga 算法
上傳用戶(hù)：lht618
使用altera公司的FPGA實(shí)現(xiàn)WTB節(jié)點(diǎn)的論文,具有較好的參考價(jià)值
標(biāo)簽： altera FPGA WTB 節(jié)點(diǎn)
上傳時(shí)間： 2017-06-11
上傳用戶(hù)：fnhhs
This document gives the code for programming a CC2500 transceiver using Altera Stratix FPGA. The FPGA and CC2500 are connected through SPI mode with the FPGA as the master and CC2500 as the slave.
標(biāo)簽： programming transceiver document Stratix
上傳時(shí)間： 2014-01-15
上傳用戶(hù)：wuyuying
利用XC9572-TQFP100(Xilinx CPLD)制作的多功能CPLD/FPGA的ISP下載線(xiàn)源代碼及線(xiàn)路圖。可用來(lái)燒錄Xilinx,Lattice,Altera等廠(chǎng)家的CPLD/FPGA.
標(biāo)簽： CPLD Xilinx FPGA Lattice
上傳時(shí)間： 2017-07-16
上傳用戶(hù)：anng
Altera公司的FPGA器件內(nèi)帶PLL的詳細(xì)中文使用手冊(cè)
標(biāo)簽： Altera FPGA PLL 器件
上傳時(shí)間： 2013-12-26
上傳用戶(hù)：GavinNeko
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
