:針對現(xiàn)場可編程門陣列(FPGA)芯片的特點(diǎn),研究FPGA中雙向端口I/O的設(shè)計(jì),同時(shí)給出仿真初始化雙向端口I/O的方法。采用這種雙向端口的設(shè)計(jì)方法,選用Xilinx的Spartan2E芯片設(shè)計(jì)一個(gè)多通道圖像信號處理系統(tǒng)。
上傳時(shí)間： 2013-08-17
上傳用戶：xiaoyunyun
FPGA可促進(jìn)嵌入式系統(tǒng)設(shè)計(jì)改善即時(shí)應(yīng)用性能，臺(tái)灣人寫的，關(guān)于FPGA應(yīng)用的技術(shù)文章
標(biāo)簽： FPGA 嵌入式 系統(tǒng) 性能
上傳時(shí)間： 2013-08-20
上傳用戶：liuwei6419
基于FPGA的鍵盤掃描模塊的設(shè)計(jì)實(shí)現(xiàn),感興趣的請下載
上傳時(shí)間： 2013-08-22
上傳用戶：kbnswdifs
一種基于CPLD和PC I總線的視頻采集卡的設(shè)計(jì)方案
標(biāo)簽： CPLD 總線 卡的設(shè)計(jì) 視頻采集
上傳時(shí)間： 2013-08-24
上傳用戶：123啊
本書所要介紹的就是Cadence 公司所出品的Allegro Layout 軟件工具，書中每\r\n個(gè)章節(jié)的出現(xiàn)順序系按照實(shí)際的電路板設(shè)計(jì)流程而編排，而每一個(gè)章節(jié)又按照下\r\n列的方式編排，以期讓使用者可以較快地進(jìn)入使用狀況
上傳時(shí)間： 2013-09-05
上傳用戶：13162218709
看到不少網(wǎng)友對COOLMOS感興趣，把自己收集整理的資料、個(gè)人理解發(fā)出來，與大家共享。個(gè)人理解不一定完全正確，僅供參考。COOLMOS（super junction）原理，與普通VDMOS的差異如下： 對于常規(guī)VDMOS器件結(jié)構(gòu)，大家都知道Rdson與BV這一對矛盾關(guān)系，要想提高BV，都是從減小EPI參雜濃度著手，但是外延層又是正向電流流通的通道，EPI參雜濃度減小了，電阻必然變大，Rdson就大了。所以對于普通VDMOS，兩者矛盾不可調(diào)和。8 X( ?1 B4 i* q: i但是對于COOLMOS，這個(gè)矛盾就不那么明顯了。通過設(shè)置一個(gè)深入EPI的的P區(qū)，大大提高了BV，同時(shí)對Rdson上不產(chǎn)生影響。為什么有了這個(gè)深入襯底的P區(qū)，就能大大提高耐壓呢？
標(biāo)簽： COOLMOS
上傳時(shí)間： 2014-12-23
上傳用戶：標(biāo)點(diǎn)符號
Recent advances in low voltage silicon germaniumand BiCMOS processes have allowed the design andproduction of very high speed amplifi ers. Because theprocesses are low voltage, most of the amplifi er designshave incorporated differential inputs and outputs to regainand maximize total output signal swing. Since many lowvoltageapplications are single-ended, the questions arise,“How can I use a differential I/O amplifi er in a single-endedapplication?” and “What are the implications of suchuse?” This Design Note addresses some of the practicalimplications and demonstrates specifi c single-endedapplications using the 3GHz gain-bandwidth LTC6406differential I/O amplifi er.
標(biāo)簽： 單端應(yīng)用 差分 放大器
上傳時(shí)間： 2013-11-23
上傳用戶：rocketrevenge
抑制△I 噪聲一般需要從多方面著手, 但通過PCB 設(shè)計(jì)抑制△I 噪聲是有效的措施之一。如何通過PCB 設(shè)計(jì)抑制△I 噪聲是一個(gè)亟待深入研究的問題。在對△I 噪聲的產(chǎn)生、特點(diǎn)、主要危害等研究的基礎(chǔ)上, 討論了輻射干擾機(jī)理, 重點(diǎn)結(jié)合PCB 和EMC 研究的新進(jìn)展, 研究了抑制△I 噪聲的PCB 設(shè)計(jì)方法。對通過PCB 設(shè)計(jì)抑制△I 噪聲的研究與應(yīng)用具有指導(dǎo)作用。
標(biāo)簽： PCB 設(shè)計(jì)方法
上傳時(shí)間： 2014-12-24
上傳用戶：時(shí)代電子小智
電路板布局………………………………………42.1 電源和地…………………………………………………………………….42.1.1 感抗……………………………………………………………………42.1.2 兩層板和四層板………………………………………………………42.1.3 單層板和二層板設(shè)計(jì)中的微處理器地……………………………….42.1.4 信號返回地……………………………………………………………52.1.5 模擬數(shù)字和高壓…………………………………………………….52.1.6 模擬電源引腳和模擬參考電壓……………………………………….52.1.7 四層板中電源平面因該怎么做和不應(yīng)該怎么做…………………….52.2 兩層板中的電源分配……………………………………………………….62.2.1 單點(diǎn)和多點(diǎn)分配……………………………………………………….62.2.2 星型分配………………………………………………………………62.2.3 格柵化地……………………………………………………………….72.2.4 旁路和鐵氧體磁珠……………………………………………………92.2.5 使噪聲靠近磁珠……………………………………………………..102.3 電路板分區(qū)………………………………112.4 信號線……………………………………………………………………...122.4.1 容性和感性串?dāng)_……………………………………………………...122.4.2 天線因素和長度規(guī)則………………………………………………...122.4.3 串聯(lián)終端傳輸線…………………………………………………..132.4.4 輸入阻抗匹配………………………………………………………...132.5 電纜和接插件……………………………………………………………...132.5.1 差模和共模噪聲……………………………………………………...142.5.2 串?dāng)_模型……………………………………………………………..142.5.3 返回線路數(shù)目……………………………………..142.5.4 對板外信號I/O的建議………………………………………………142.5.5 隔離噪聲和靜電放電ESD ……………………………………….142.6 其他布局問題……………………………………………………………...142.6.1 汽車和用戶應(yīng)用帶鍵盤和顯示器的前端面板印刷電路板………...152.6.2 易感性布局…………………………………………………………...15
上傳時(shí)間： 2013-10-10
上傳用戶：dudu1210004
減小電磁干擾的印刷電路板設(shè)計(jì)原則 內(nèi) 容 摘要……1 1 背景…1 1.1 射頻源.1 1.2 表面貼裝芯片和通孔元器件.1 1.3 靜態(tài)引腳活動(dòng)引腳和輸入.1 1.4 基本回路……..2 1.4.1 回路和偶極子的對稱性3 1.5 差模和共模…..3 2 電路板布局…4 2.1 電源和地…….4 2.1.1 感抗……4 2.1.2 兩層板和四層板4 2.1.3 單層板和二層板設(shè)計(jì)中的微處理器地.4 2.1.4 信號返回地……5 2.1.5 模擬數(shù)字和高壓…….5 2.1.6 模擬電源引腳和模擬參考電壓.5 2.1.7 四層板中電源平面因該怎么做和不應(yīng)該怎么做…….5 2.2 兩層板中的電源分配.6 2.2.1 單點(diǎn)和多點(diǎn)分配.6 2.2.2 星型分配6 2.2.3 格柵化地.7 2.2.4 旁路和鐵氧體磁珠……9 2.2.5 使噪聲靠近磁珠……..10 2.3 電路板分區(qū)…11 2.4 信號線……...12 2.4.1 容性和感性串?dāng)_……...12 2.4.2 天線因素和長度規(guī)則...12 2.4.3 串聯(lián)終端傳輸線…..13 2.4.4 輸入阻抗匹配...13 2.5 電纜和接插件……...13 2.5.1 差模和共模噪聲……...14 2.5.2 串?dāng)_模型……..14 2.5.3 返回線路數(shù)目..14 2.5.4 對板外信號I/O的建議14 2.5.5 隔離噪聲和靜電放電ESD .14 2.6 其他布局問題……...14 2.6.1 汽車和用戶應(yīng)用帶鍵盤和顯示器的前端面板印刷電路板...15 2.6.2 易感性布局…...15 3 屏蔽..16 3.1 工作原理…...16 3.2 屏蔽接地…...16 3.3 電纜和屏蔽旁路………………..16 4 總結(jié)…………………………………………17 5 參考文獻(xiàn)………………………17
標(biāo)簽： 印刷電路板 設(shè)計(jì)原則
上傳時(shí)間： 2013-10-24
上傳用戶：18165383642
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
