Altera(Intel)_Cyclone10_10CL006開發(fā)板資料硬件參考設(shè)計(jì)+邏輯例程。QM_Cyclone10_10CL006開發(fā)板主要特征參數(shù)如下所示：? 主控FPGA：10CL006YU256C8G；? 主控FPGA外部時(shí)鐘源頻率：50MHz；? 10CL006YU256C8G芯片內(nèi)部自帶豐富的Block RAM資源；? 10CL006YU256C8G芯片邏輯單元數(shù)為6K LE；? QM_Cyclone10_10CL006開發(fā)板板載MP2359高效率DC/DC提供FPGA芯片工作的3.3V電源；? QM_Cyclone10_10CL006開發(fā)板引出了兩排64p、2.54mm間距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等；? QM_Cyclone10_10CL006開發(fā)板引出了芯片的3路按鍵用于測(cè)試；? QM_Cyclone10_10CL006開發(fā)板引出了芯片的2路LED用于測(cè)試；? QM_Cyclone10_10CL006開發(fā)板引出了芯片的JTAG調(diào)試端口，采用雙排10p、2.54mm的排針；
標(biāo)簽： altera intel cyclone10
上傳時(shí)間： 2022-05-11
上傳用戶：qingfengchizhu
Artix-7 XC7A35T-DDR3開發(fā)板資料硬件參考設(shè)計(jì)資料QM_ XC7A35T開發(fā)板主要特征參數(shù)如下所示：? 主控FPGA：XC7A35T-1FTG256C；? 主控FPGA外部時(shí)鐘源頻率：50MHz；? XC7A35T-1FTG256C芯片內(nèi)部自帶豐富的Block RAM資源，達(dá)到了1,800kb；? XC7A35T-1FTG256C芯片邏輯單元數(shù)為33,280；? QM _XC7A35T板載N25Q064A SPI Flash芯片，8MB(64Mbit)的存儲(chǔ)容量；? QM _XC7A35T板載256MB鎂光的DDR3存儲(chǔ)器，型號(hào)為MT41K128M16JT-125:K；? QM _XC7A35T提供核心板芯片工作的3.3V電源，有一路3.3V的LED電源指示燈，板載高性能DC/DC芯片給FPGA 1.0V Core電壓，DDR3 1.5V電壓供電以及VDD_AUX的1.8V電壓；? QM _XC7A35T引出了兩排2x32p、2.54mm間距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等；? QM _XC7A35T引出了芯片的2路按鍵用于測(cè)試,其中一路用于PROGROM_B信號(hào)編程按鈕；? QM _XC7A35T引出了芯片的3路LED燈用于測(cè)試，其中一路LED為FPGA_DONE信號(hào)指示燈；? QM _XC7A35T引出了芯片的JTAG調(diào)試端口，采用單排6p、2.54mm間距的排針；
標(biāo)簽： DDR3
上傳時(shí)間： 2022-05-11
上傳用戶：shjgzh
Altera(Intel)_Cyclone_IV_EP4CE15_開發(fā)板資料硬件參考設(shè)計(jì)+邏輯例程Cyclone IV EP4CE15核心板主要特征參數(shù)如下所示：? 主控FPGA：EP4CE15F23C8N；? 主控FPGA外部時(shí)鐘源頻率：50MHz；? EP4CE15F23C8N芯片內(nèi)部自帶豐富的Block RAM資源；? EP4CE15F23C8N芯片邏輯單元數(shù)為15K LE；? Cyclone IV EP4CE15板載W25Q064 SPI Flash芯片，8MB字節(jié)的存儲(chǔ)容量；? Cyclone IV EP4CE15板載Winbond 32MB的SDRAM，型號(hào)為W9825G6KH-6；? Cyclone IV EP4CE15核心板板載MP2315高效率DC/DC芯片提供FPGA芯片工作的3.3V電源；? Cyclone IV EP4CE15核心板引出了兩排64p、2.54mm間距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等；? Cyclone IV EP4CE15核心板引出了芯片的3路按鍵用于測(cè)試；? Cyclone IV EP4CE15核心板引出了芯片的2路LED用于測(cè)試；? Cyclone IV EP4CE15核心板引出了芯片的JTAG調(diào)試端口，采用雙排10p、2.54mm的排針；
標(biāo)簽： altera intel cyclone
上傳時(shí)間： 2022-05-11
上傳用戶：zhanglei193
GB-T4677.2-1984 印制板金屬化孔鍍層厚度測(cè)試方法 微電阻法
標(biāo)簽： 4677.2 GB-T 1984 印制板
上傳時(shí)間： 2013-05-24
上傳用戶：eeworm
專輯類-國(guó)標(biāo)類相關(guān)專輯-313冊(cè)-701M GB-T4677.2-1984-印制板金屬化孔鍍層厚度測(cè)試方法-微電阻法.pdf
上傳時(shí)間： 2013-04-24
上傳用戶：ruixue198909
心臟疾病一直是威脅人類生命健康的主要疾病之一。研究無創(chuàng)的心電信號(hào)檢測(cè)設(shè)備來檢測(cè)與評(píng)價(jià)心臟功能的狀況，并研究心臟疾病的成因是生物醫(yī)學(xué)電子學(xué)的重要研究課題之一。動(dòng)態(tài)心電記錄儀(Holter)是用于記錄24小時(shí)長(zhǎng)時(shí)間心電圖的一種設(shè)備。研制高性能的動(dòng)態(tài)心電記錄、監(jiān)護(hù)系統(tǒng)對(duì)于心血管疾病的診斷和治療具有十分重要的意義。 Holter技術(shù)發(fā)展至今已有幾十年歷史，但目前的Holter仍存在許多不足之處：(1)許多Holter采用8位、16位單片機(jī)作為控制系統(tǒng)，運(yùn)算能力有限，無法加入自動(dòng)診斷功能：(2)數(shù)據(jù)存儲(chǔ)采用固定焊接在板上的存儲(chǔ)芯片，容量小，數(shù)據(jù)取出回放不方便；(3)大部分Holter還不能實(shí)現(xiàn)心電信號(hào)的實(shí)時(shí)遠(yuǎn)程傳輸，心電數(shù)據(jù)的分析以及分析報(bào)告的獲取往往要滯后好幾天時(shí)間，不利于心臟疾病的及早診斷及治療。 針對(duì)這些不足，本文設(shè)計(jì)了一個(gè)基于ARM(一種32位嵌入式處理器)的動(dòng)態(tài)心電記錄儀。該記錄儀具有運(yùn)算功能強(qiáng)、能夠?qū)崿F(xiàn)心電信號(hào)實(shí)時(shí)遠(yuǎn)程網(wǎng)絡(luò)傳輸?shù)奶攸c(diǎn)。為確保信息不會(huì)因網(wǎng)絡(luò)傳輸故障而丟失，本系統(tǒng)同時(shí)還采用了便于攜帶的SD(Secure Digital Memory)閃存卡作為存儲(chǔ)媒介，具有大容量數(shù)據(jù)存儲(chǔ)的功能。本文設(shè)計(jì)的系統(tǒng)主要完成的任務(wù)有心電信號(hào)的采集、心電信號(hào)的放大濾波、心電信號(hào)的顯示和心電信號(hào)的存儲(chǔ)與傳輸。整個(gè)系統(tǒng)由一片ARM嵌入式微處理器控制，本系統(tǒng)中采用的嵌入式微處理器是三星的S3C44BOX。放大和濾波電路主要是對(duì)電極導(dǎo)聯(lián)傳來的心電信號(hào)進(jìn)行放大和濾除干擾信號(hào)，以獲取合適的信號(hào)大小并保證采集的心電信號(hào)的正確性。心電信號(hào)的顯示是把心電信號(hào)實(shí)時(shí)地顯示在Holter的液晶屏上，能使患者直觀地觀察到自己的心電信號(hào)情況。心電信號(hào)的存儲(chǔ)采用了容量大、成本及功耗低并且體積小方便攜帶的SD卡來存儲(chǔ)心電數(shù)據(jù)。心電數(shù)據(jù)的傳輸是通過以太網(wǎng)實(shí)現(xiàn)的，以太網(wǎng)可以實(shí)現(xiàn)快速、高正確率的傳輸。傳輸?shù)臄?shù)據(jù)由醫(yī)院內(nèi)的服務(wù)器接收，并且在服務(wù)器端對(duì)心電信號(hào)進(jìn)行相應(yīng)的顯示和處理。為實(shí)現(xiàn)上述功能編寫的系統(tǒng)軟件包括Holter的Bootloader的設(shè)計(jì)、uCLINUX操作系統(tǒng)的移植、A/D轉(zhuǎn)換程序、液晶屏的控制及菜單程序、SD卡FAT文件格式的數(shù)據(jù)存儲(chǔ)和服務(wù)器端數(shù)據(jù)接收、波形顯示程序。本系統(tǒng)經(jīng)過一定的實(shí)驗(yàn)證明符合設(shè)計(jì)要求，具有體積小、成本低、使用方便的特點(diǎn)。
標(biāo)簽： ARM 便攜式 遠(yuǎn)程 動(dòng)態(tài)
上傳時(shí)間： 2013-07-10
上傳用戶：Amos
郭天祥tx_1c單片機(jī)的原理圖，可用protues和keil聯(lián)合仿真，省去買開發(fā)板的錢 了 老實(shí)惠了
標(biāo)簽： TX 單片機(jī)開發(fā)板 原理圖
上傳時(shí)間： 2013-05-18
上傳用戶：GeekyGeek
按照公安部規(guī)定，我國(guó)從 2004 年開始換發(fā)第二代居民身份證，預(yù)計(jì)到 2008 年基本完成第二代居民身份證的換發(fā)工作。第二代身份證與第一代身份證最大的區(qū)別在于：它的內(nèi)部嵌入了一枚指甲蓋大小的非接觸式 IC 芯片，該芯片內(nèi)存儲(chǔ)有姓名、性別等9項(xiàng)信息。本課題設(shè)計(jì)出一款基于 ARM 和 GPRS 技術(shù)的第二代身份證無線手持閱讀器，該閱讀器能讀出第二代身份證內(nèi) IC 卡信息，并可通過 GPRS 網(wǎng)絡(luò)將信息進(jìn)行無線傳輸。 本文以該閱讀器的設(shè)計(jì)為主線，論述的主要內(nèi)容如下： 1．介紹了課題背景及意義。全國(guó) 9 億第二代身份證的換發(fā)，必然帶來各行業(yè)對(duì)閱讀器的大量需求，而現(xiàn)有閱讀器的弊端促使了對(duì)閱讀器做更深入的研究。 2．介紹了相關(guān)概念及技術(shù)，包括：無線射頻識(shí)別技術(shù)、ISO/IEC14443 協(xié)議、嵌入式系統(tǒng)、ARM、GPRS技術(shù)等。 3．詳細(xì)介紹了該閱讀器的硬件設(shè)計(jì)方法，并給出主要硬件模塊電路原理圖及其 PCB 板設(shè)計(jì)方法，同時(shí)也簡(jiǎn)單介紹了硬件的焊接和調(diào)試過程。 4．詳細(xì)介紹了該閱讀器的軟件設(shè)計(jì)方法，包括：讀卡模塊驅(qū)動(dòng)程序、GPRS 模塊驅(qū)動(dòng)程序、人機(jī)對(duì)話模塊驅(qū)動(dòng)程序、I/O 口驅(qū)動(dòng)程序的流程圖和部分代碼。 5．為使該閱讀器安全可靠地運(yùn)行，對(duì)閱讀器進(jìn)行了各種功能測(cè)試，包括：讀卡功能、GPRS 數(shù)據(jù)傳輸功能、人機(jī)接口功能。 通過功能測(cè)試，該閱讀器能準(zhǔn)確讀取第二代身份證內(nèi)信息并通過GPRS 網(wǎng)絡(luò)成功將信息發(fā)送出去。該閱讀器與市面上現(xiàn)有的閱讀器相比，具有可脫機(jī)操作、無線傳輸、小巧靈便的優(yōu)點(diǎn)。由于該閱讀器軟件采用模塊化的設(shè)計(jì)方法，可以方便移植到其他非接觸卡閱讀器中，因此本閱讀器具有非常廣泛的應(yīng)用前景。
上傳時(shí)間： 2013-06-10
上傳用戶：爺?shù)臍赓|(zhì)
可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統(tǒng)具有很好的糾錯(cuò)能力，如使用差錯(cuò)控制編碼。自仙農(nóng)定理提出以來，先后有許多糾錯(cuò)編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯(cuò)性能成為通信界的一個(gè)里程碑。 然而，Turbo碼迭代譯碼復(fù)雜度大，導(dǎo)致其譯碼延時(shí)大，故而在工程中的應(yīng)用受到一定限制，而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實(shí)現(xiàn)一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲(chǔ)器的并行子交織器解決方法，很好地解決了并行訪問存儲(chǔ)器沖突的問題。 本論文在現(xiàn)場(chǎng)可編程門陣列(FPGA)平臺(tái)上實(shí)現(xiàn)了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實(shí)現(xiàn)的并行Turbo編譯碼器在時(shí)鐘頻率為33MHz，幀長(zhǎng)為1024比特，并行子譯碼器數(shù)和最大迭代次數(shù)均為4時(shí)，可支持8.2Mbps的編譯碼數(shù)掘吞吐量，而譯碼時(shí)延小于124us。本文還使用EP2C35FPGA芯片設(shè)計(jì)了系統(tǒng)開發(fā)板。該開發(fā)板可提供高速以太網(wǎng)MAC／PHY和PCI接口，很好地滿足了通信系統(tǒng)需求。系統(tǒng)測(cè)試結(jié)果表明，本文所實(shí)現(xiàn)的并行Turbo編譯碼器及其開發(fā)板運(yùn)行正確、有效且可靠。 本論文主要分為五章，第一章為緒論，介紹Turbo碼背景和硬件實(shí)現(xiàn)相關(guān)技術(shù)。第二章為基于幀分裂和歸零的并行Turbo編碼的設(shè)計(jì)與實(shí)現(xiàn)，分別介紹了編碼器和譯碼器的RTL設(shè)計(jì)，還提出了一種基于多端口存儲(chǔ)器的并行子交織器和解交織器設(shè)計(jì)。第三章討論了使用NIOS處理器的SOC架構(gòu)，使用SOC架構(gòu)處理系統(tǒng)和基于NIOSII處理器和uC／0S一2操作系統(tǒng)的架構(gòu)。第四章介紹了FPGA系統(tǒng)開發(fā)板設(shè)計(jì)與調(diào)試的一些工作。最后一章為本文總結(jié)及其展望。
上傳時(shí)間： 2013-04-24
上傳用戶：ziyu_job1234
詳細(xì)電路圖，可放大，易于查詢，學(xué)習(xí)郭天祥51單片機(jī)開發(fā)板必備
上傳時(shí)間： 2013-04-24
上傳用戶：15528028198
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
