在永磁直流電機中，即使電樞繞組不通電，由于永磁體產生的磁場同電樞鐵芯的齒槽相互作用而產生轉矩，即齒槽定位力矩(CoggingTorque)。定位力矩使電機輸出轉矩波動，產生振動及噪聲。文中闡述了產生定位力矩的原理，綜述了包括德昌電機公司的技術在內的抑制定位力矩的方法和研究現狀。抑制定位力矩的方法，主要就是減小電樞旋轉過程中氣隙中磁場能量的變化。 文中以少槽永磁直流電機為例，通過有限元分析，以及DOE實驗驗證，對轉子沖片增加輔助凹槽、充磁方式和轉子沖片不同類型對定位力矩的影響進行了研究，深入分析了沖片輔助凹槽對抑制少槽永磁直流電機定位力矩的作用，結果表明，同一沖片上在對稱位置上排布輔助凹槽能取得很好的效果，而以沖片中心線對稱地加兩個輔助凹槽時，輔助凹槽角度不同作用不同。對不同沖片，適合的輔助凹槽角度也是不同的。文中找出了一個較成熟的抑制少槽永磁直流電機定位力矩的系統方法，給出了生產中實用的抑制方法，同時通過實驗給出了這些方法對電機性能的影響。 DOE方法能從不同因素中找出對定位力矩起主要作用的變異因素，并且尋找到各變異因素之間的影響作用，給出抑制定位力矩各變量的最佳組合，相比現時生產中的方法，該組合可將定位力矩降低70％。
上傳時間： 2013-07-10
上傳用戶：ljthhhhhh123
抽油機井工況監測是石油生產過程中非常重要的環節，可以為油井提高泵效、高效管理提供可靠依據。隨著石油工業的迅速發展，傳統的人工操作遠遠不能滿足現代化石油生產的要求。將遠程監測系統應用于油井工況監測，可以降低工人勞動強度，提高生產效率和油田管理水平。針對目前已有油井工況監測系統存在的不足，本文研制出一種集計算機技術、電子技術和通信技術于一身、功能完善、可靠性高、成本低廉的抽油機井工況遠程監測系統。 示功圖是常用的用于判斷抽油機井工作狀況的方法，它是抽油機光桿在作往復運動的一個周期中，光桿相對位移與載荷的對應關系曲線。傳統的利用拉線位移傳感器獲取位移的方式，不能實現長期連續的監測。本系統采用加速度傳感器作為沖次傳感器，獲取每個周期的起始點，再利用拉線位移傳感器對一個周期中按時間等分的點的位移進行標定，既解決了拉線位移不能長期連續監測的問題，又保證了位移的精度。 本系統由工況傳感器、數據中繼單元、數據中心和手持機四部分組成。安裝在抽油井上的工況傳感器定時獲取并存儲示功圖數據，定時將數據發送到數據中繼單元。由數據中繼單元將多個工況傳感器的示功圖數據集中后，通過遠程網絡傳送到數據中心。數據中心實現對所有示功圖數據的存儲、查詢、分析和打印，并可以通過網絡實現數據共享。手持機用于對工況傳感器進行設置和標定，并可以現場獲取示功圖。 硬件電路采用低功耗設計方法，使用低電壓、低功耗的基于ARM7內核的LPC2138/2148微處理器及微功率無線數傳模塊，將硬件電路功耗降到最低。采用SD卡作為存儲器，增加了數據存儲容量和數據可靠性。采用單軸加速度傳感器ADXL105作為沖次傳感器，具有高精度、低功耗、高可靠性的優點。CDMA模塊采用基于CDMA1X數據通信網絡的H7710，組成高速、永遠在線、透明數據傳輸的數據通信網絡。 軟件設計遵循模塊化設計思想，既考慮到各模塊功能的實現，又兼顧了系統總體的協調性。本系統軟件由工況傳感器軟件、手持機軟件、數據中繼單元軟件及數據中心軟件四部分組成。工況傳感器軟件、手持機軟件和數據中繼單元軟件由ADS集成開發環境編寫，并由AXD仿真調試器生成可執行代碼，最后通過EasyJTAG仿真器下載到微處理器芯片中。數據中心運行于服務器/客戶機工作模式，使用SQL Server數據庫。數據中心處理軟件由Visual Basic6．0編寫，運行于Windows操作系統中。 通訊網絡由無線數傳網絡和CDMA網絡組成，工況傳感器與數據中繼單元組成無線數傳網絡，采用ISM工作頻段，實現近距離無線通訊。數據中繼單元作為無線數傳網絡的中心節點，通過CDMA網絡與數據中心通信處理機相聯，實現數據的遠程傳輸。 本系統首次利用加速度傳感器與拉線位移傳感器相結合的方式，實現抽油井工況長期連續監測，提高了整個系統的可靠性；利用ARM單片機作為微處理器，低功耗電路設計，低功耗工作模式，延長了電池的壽命；無線數傳網絡與CDMA網絡相結合，兼具無線數傳網絡與CDMA網絡的優點，降低了整個系統的安裝和運行費用；數據中心采用服務器/客戶機工作模式，便于用戶共享數據。目前該系統的各部分均經過硬件、軟件及運行測試，已經在油田試運行。運行結果表明，該系統性能完善，運行可靠，安裝及維護簡便，取得了較好的效果。
上傳時間： 2013-07-12
上傳用戶：ivan-mtk
隨著通信產業的發展，尤其是今年3G牌照的發放，視頻業務在移動多媒體方面將會有更加重要的地位，所以在移動終端上實現支持高效視頻編碼標準的解碼功能就成為一項非常有實際意義的工作。 H．264作為新一代的高壓縮率的視頻標準，憑借其較高的壓縮率和優秀圖像質量，使得H．264只要利用較小的空間就能存儲更多的視頻數據，在更低的網絡帶寬條件下提供更優質量的視頻。然而高度的壓縮必然付出較高的硬件代價。如何能完成視頻良好解碼并能節約硬件資源成為研究熱點。 考慮到H．264視頻編解碼的計算復雜度，在硬件選擇上一般比較注重高性能處理器的選擇。計算目前主流的實現方式包括ASIC的專用集成芯片實現或者是DSP的軟件實現。ARM處理器伴隨技術的進步，尤其是對支持數字信號處理的功能加強后，在視頻編解碼領域的應用也越來越廣泛。 本文以WindowsCE5．0和S3C2440A嵌入式平臺作為H．264解碼器的載體，研究的代碼版本是t264-src-0．14，主要進行了以下幾個方面的工作： 研究了H．264視頻壓縮標準和它的體系結構，尤其是對解碼器部分進行了硬件要求的分析。 深入研究了WINCE5．0和ARM結合的平臺特性，根據實際的硬件平臺需要，定制了相應的操作系統。 完成了基于T264代碼的解碼庫在WINCE5．0下的移植，并進行了相應的代碼和算法的優化并完成了基于WINCE5．0操作系統下播放程序的編寫。 通過實驗數據證明，在基于單核的ARM芯片中，主要靠軟件進行QCIF格式的H．264視頻解碼從而獲得良好播放效果的方法是有效的。
上傳時間： 2013-07-24
上傳用戶：myworkpost
在DSP等芯片中有SPI接口，但是通常由于傳輸模式選擇的錯誤導致連接失敗，本文提供了詳細的配置方案
標簽： CPOL-CPHA
上傳時間： 2013-06-17
上傳用戶：xieguodong1234
基于刪的μC/OS-Ⅱ移植及其CAN總線應用研究流體機械及工程專業近年來，嵌入式系統受到科學與工程各個領域研究者的密切關注，成為研究的一個熱點。隨著嵌入式系統的復雜性不斷增加，嵌入式操作系統成為嵌入式系統中最重要的組成部分。在嵌入式系統中，μC/OS-Ⅱ憑借其結構清晰、源代碼開放和實時性好等優勢，成了監控系統等領域的技術熱點。嵌入式操作系統μC/OS-Ⅱ與模塊化硬件相結合，共同構成一個可以重復利用的軟硬件系統平臺，不但可以提高開發效率，還可以提高系統的可靠性和實時性，滿足日益復雜的應用需求。 在國內監控領域中，大多采用了集散式監控系統，雖然克服了集中式監控系統的缺點，但還存在著效率較低，錯誤處理能力不強等缺點。而且設備的兼容性不好，系統實時性、可靠性也不高。采用CAN現場總線可很好的克服上述一些缺點，具有很強的抗干擾能力。CAN總線把所有掛接在總線上的智能設備聯接成網絡，構成自動化系統，實現對現場設備的實時監控。 基于這些考慮，本文選擇了以IPC2290芯片(內部集成了CAN模塊)為微控制器的MagicARM2200教學實驗開發板作為學習和研究的開發平臺，把μC/OS-Ⅱ這個實時微內核操作系統嵌入到該芯片中。在深入研究CAN通信模塊特點和驅動的基礎上，把其驅動移植到μC/OS-Ⅱ操作系統中。并在實時操作系統μC/OS-Ⅱ上通過設計—個帶A/D轉換的CAN智能模塊來闡述智能模塊軟硬件設計方法，這些工作為搭建基于CAN總線的實際測控系統方案提供了理論基礎。 本文使用的CAN通信方案具有極大的靈活性，能方便和簡潔的運用到各種測控系統中。實驗結果證明了該方案的有效性和正確性，并且具有實際的應用價值。最后，本文作者在CAN智能模塊的基礎上搭建了基于CAN總線的多相流動實驗臺的測控系統方案。
上傳時間： 2013-07-16
上傳用戶：cngeek
VLSI(超大規模集成電路)的快速發展，使得FPGA技術得到了迅猛發展，FPGA的快速發展又為實時圖像處理在算法、系統結構上帶來了新的方法和思路，全景圖像處理是實時圖像處理中一個嶄新的領域，其在視頻監視領域內有廣泛的應用前景。 本文首先介紹了全景圖像處理的發展狀況，課題的主要背景、國內外發展現狀、課題的研究意義、課題的來源和本文的主要研究工作及論文組織結構。然后在第二章中介紹了FPGA的發展，FPGA/CPLD的特點，并介紹了Cyclone Ⅱ系列FPGA的硬件結構，硬件描述語言，開發工具Quartus Ⅱ以及FPGA開發的一般原則。 文章的重點放在了電路板的設計部分，也就是本文的第三章。在介紹電路設計部分之前首先介紹一些高速數字電路設計中的一些概念、高速數字電路設計中常見問題，并對常見問題給出了一般解決方法。 在FPGA電路板設計部分中，對FPGA電路的設計過程作了詳細的說明，其中著重介紹了采用了FBGA封裝的EP2C35芯片的電路設計要點，多層電路板設計要點，FPGA供電管腳的處理注意事項，FPGA芯片中PLL模塊的設計以及FPGA的配置方法，并給出了作者的設計思路。FPGA供電電源也是電路板設計的要點所在，文章中也著重對其進行了介紹，提及了FPGA電源設計指標要求及電壓功耗估計，并根據現有的FPGA電源解決方案提出了設計思路和方法。同時文章中對FPGA芯片外圍器件電路包括圖像采集顯示芯片電路、圖像存儲電路、USB2.0接口電路的設計做了相應的介紹。最終目的就是為基于FPGA的全景圖象處理搭建一個穩定運行的平臺。 在第四章中介紹了IC總線控制器的狀態機圖及信號說明和相應的仿真圖。 文章最后給出了FPGA硬件電路的調試結果，驗證了設計目的，為進一步的工作打下了良好的基礎。
上傳時間： 2013-04-24
上傳用戶：15736969615
MSC1211 單片機是美國德州儀器公司最新推出的集成數字/模擬混合信號的高性能芯片，具有很高的計算速度，時鐘頻率達到33MHZ，降低了系統噪聲和電源功耗，提高了對接收的信號射頻數據處理能力；
上傳時間： 2013-07-05
上傳用戶：thh29
隨著集成電路技術的飛速發展，芯片的規模越來越大，集成度越來越高，工作頻率越來越快，但是芯片的設計能力卻面臨巨大的挑戰。而IP核的重用則是解決當今芯片設計所面臨問題的最有效的解決方法。 MDIO接口模塊為以太網接口芯片中MAC層對PHY器件的控制管理接口。隨著以太網技術的快速發展以及MAC應用越來越廣泛，MDIO接口模塊的應用也越來越多，因此將MDIO接口模塊設計成可重用的IP核對于以各種太網接口集成芯片的設計具有很重要的作用。 本文詳細描述了MDIO接口模塊IP核的設計，介紹了該IP核的系統結構以及各個子模塊的詳細設計方法，對此IP核進行了仿真驗證，最后進行了FPGA測試，功能和性能達到了要求，最終通過了IP審核流程并且已成功應用于企業的以太網接口芯片中。
上傳時間： 2013-07-20
上傳用戶：nanfeicui
作為嵌入式系統核心的微處理器，是SOC不可或缺的“心臟”，微處理器的性能直接影響著整個SOC的性能。 與國際先進技術相比，我國在這一領域的研究和開發工作還相當落后，這直接影響到我國信息產業的發展。本著趕超國外先進技術，填補我國在該領域的空白以擺脫受制于國外的目的，我國很多科研單位和公司進行了自己的努力和嘗試。經過幾年的探索，已經有多種自主知識產權的處理器芯片完成了設計驗證并逐漸進入市場化階段。我國已結束無“芯”的歷史，并向設計出更高性能處理器的目標邁進。 艾科創新微電子公司的VEGA處理器，是公司憑借自己的技術力量和科研水平設計出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構架，采用五級流水線的設計，并且使用了高性能處理器所廣泛采用的虛擬內存管理技術。設計過程中采用自上而下的方法，根據其功能將其劃分為取指、譯碼、算術邏輯運算、內存管理、流水線控制和cache控制等幾個功能塊，使得我們在設計中能夠按照其功能和時序要求進行。 本文的首先介紹了MIPS微處理器的特點，通過對MIPS指令集和其五級流水線結構的介紹使得對VEGA的設計有了一個直觀的認識。在此基礎上提出了VEGA的結構劃分以及主要模塊的功能。作為采用虛擬內存管理技術的處理器，文章的主要部分介紹了VEGA的虛擬內存管理技術，將VEGA的內存管理單元(MMU)尤其是內部兩個翻譯后援緩沖(TLB)的設計作為重點給出了流水線處理器設計的方法。結束總體設計并完成仿真后，并不能代表設計的正確性，它還需要我們在實際的硬件平臺上進行驗證。作為論文的又一重點內容，介紹了我們在VEGA驗證過程中使用到的FPGA的主要配置單元，FPGA的設計流程。VEGA的FPGA平臺是一完整的計算機系統，我們利用在線調試軟件XilinxChipscope對其進行了在線調試，修正其錯誤。 經過模塊設計到最后的FPGA驗證，VEGA完成了其邏輯設計，經過綜合和布局布線等后端流程，VEGA采用0.18工藝流片后達到120MHz的工作頻率，可在其平臺上運行Windows-CE和Linux嵌入式操作系統，達到了預計的設計要求。
上傳時間： 2013-07-07
上傳用戶：標點符號
本文提出了一種高速Viterbi譯碼器的FPGA實現方案。這種Viterbi譯碼器的設計方案既可以制成高性能的單片差錯控制器，也可以集成到大規模ASIC通信芯片中，作為全數字接收的一部分。 本文所設計的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在，本文在加一比一選模塊中采用了全并行結構的設計方法，這種方法雖然增加了硬件的使用面積，卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設計方法，與寄存器交換法相比，回溯算法更適用于FPGA開發設計。為了提高譯碼性能，減小譯碼差錯，本文采用較大譯碼深度的回溯算法以保證幸存路徑進行合并。實現了基于FPGA的誤碼測試儀，在FPGA內部完成誤碼驗證和誤碼計數的工作。 與基于軟件實現譯碼過程的DSP芯片不同，FPGA芯片完全采用硬件平臺對Viterbi譯碼器加以實現，這使譯碼速率得到很大的提升。針對于具體的FPGA硬件實現，本文采用了硬件描述語言VHDL來完成設計。通過對譯碼器的綜合仿真和FPGA實現驗證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達到60Mbps。
上傳時間： 2013-04-24
上傳用戶：181992417
