數(shù)字存儲(chǔ)示波器（DSO）上世紀(jì)八十年代開始出現(xiàn)，由于當(dāng)時(shí)它的帶寬和分辨率較低，實(shí)時(shí)性較差，沒有具備模擬示波器的某些特點(diǎn)，因此并沒有受到人們的重視。隨著數(shù)字電路、大規(guī)模集成電路及微處理器技術(shù)的發(fā)展，尤其是高速模/數(shù)（A/D）轉(zhuǎn)換器及半導(dǎo)體存儲(chǔ)器（RAM）的發(fā)展，數(shù)字存儲(chǔ)示波器的采樣速率和實(shí)時(shí)性能得到了很大的提高，在工程測量中，越來越多的工程師用DSO來替代模擬示波器。 本文介紹了一款雙通道采樣速率達(dá)1GHz，分辨率為8Bits，實(shí)時(shí)帶寬為200MHz數(shù)字存儲(chǔ)示波器的研制。通過對(duì)具體功能和技術(shù)指標(biāo)的分析，提出了FPGA＋ARM架構(gòu)的技術(shù)方案。然后，本文分模塊詳細(xì)敘述了整機(jī)系統(tǒng)中部分模塊，包括前端高速A/D轉(zhuǎn)換器和FPGA的硬件模塊設(shè)計(jì)，數(shù)據(jù)處理模塊軟件的設(shè)計(jì)，以及DSO的GPIB擴(kuò)展接口邏輯模塊的設(shè)計(jì)。 本文在分析了傳統(tǒng)DSO架構(gòu)的基礎(chǔ)上，提出了本系統(tǒng)的設(shè)計(jì)思想和實(shí)現(xiàn)方案。在高速A/D選擇上，國家半導(dǎo)體公司2005年推出的雙通道采樣速率達(dá)500MHz高速A/D轉(zhuǎn)換器芯片ADC08D500，利用其雙邊沿采樣模式（DES）實(shí)現(xiàn)對(duì)單通道1GHz的采樣速率，并且用Xilinx公司Spraten-3E系列FPGA作為數(shù)據(jù)緩沖單元和存儲(chǔ)單元，提高了系統(tǒng)的集成度和穩(wěn)定性。其中，F(xiàn)PGA緩沖單元完成對(duì)不同時(shí)基情況下多通道數(shù)據(jù)的抽取，處理單元完成對(duì)數(shù)據(jù)正弦內(nèi)插的計(jì)算，而DSO中其余數(shù)據(jù)處理功能包括數(shù)字濾波和FFT設(shè)計(jì)在后端的ARM內(nèi)完成。DSO中常用的GPIB接口放在FPGA內(nèi)集成，不僅充分利用了FPGA內(nèi)豐富的邏輯資源，而且降低了整機(jī)成本，也減少了電路規(guī)模。 最后，利用ChipscopePro工具對(duì)采樣系統(tǒng)進(jìn)行調(diào)試，并分析了數(shù)據(jù)中的壞數(shù)據(jù)產(chǎn)生的原因，提出了解決方案, 并給出了FPGA接收高速A/D的正確數(shù)據(jù)。
標(biāo)簽： FPGA 高速實(shí)時(shí)數(shù) 字存儲(chǔ) 示波器
上傳時(shí)間： 2013-07-07
上傳用戶：asdkin
光斑質(zhì)心檢測系統(tǒng)是APT精跟蹤伺服系統(tǒng)的關(guān)鍵技術(shù)之一，目前的光斑檢測系統(tǒng)大多是基于PC機(jī)的，存在著高速實(shí)時(shí)性、穩(wěn)定性問題。在總結(jié)各種檢測算法的基礎(chǔ)上，本文提出了基于FPGA的圖像處理算法，實(shí)現(xiàn)了激光光斑中心的高速實(shí)時(shí)檢測。 文中主要采用3×3窗口模塊和自適應(yīng)閾值模塊，先對(duì)CCD輸入數(shù)據(jù)進(jìn)行處理，判斷光斑的范圍，然后再運(yùn)用光斑的質(zhì)心算法對(duì)光斑所占的像元進(jìn)行運(yùn)算，得出光斑位置的脫靶量，最后用VGA格式將圖像顯示在LCD上。本文達(dá)到了的3000幀/s的脫靶量幀速，精度為2urad的技術(shù)指標(biāo)，實(shí)現(xiàn)了高速率、高精度的精跟蹤要求。
標(biāo)簽： 實(shí)時(shí)圖像采集 處理系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：林魚2016
圖像采集是數(shù)字化圖像處理的第一步，開發(fā)圖像采集平臺(tái)是視覺系統(tǒng)開發(fā)的基礎(chǔ)。視覺檢測的速度是視覺檢測要解決的關(guān)鍵技術(shù)之一，也是專用圖像處理系統(tǒng)設(shè)計(jì)所要完成的首要目標(biāo)
標(biāo)簽： 高速圖像采集
上傳時(shí)間： 2013-04-24
上傳用戶：waitingfy
在圖像處理及檢測系統(tǒng)中，實(shí)時(shí)性要求往往影響著系統(tǒng)處理速度的性能。本文在分析研究視頻檢測技術(shù)及方法的基礎(chǔ)上，應(yīng)用嵌入式系統(tǒng)設(shè)計(jì)和圖像處理技術(shù)，以交通信息視頻檢測系統(tǒng)為研究背景，展開了基于FPGA視頻圖像檢測技術(shù)的研究與應(yīng)用，通過系統(tǒng)仿真驗(yàn)證了基于FPGA架構(gòu)的圖像并行處理和檢測系統(tǒng)具有較高的實(shí)時(shí)處理能力，能夠準(zhǔn)確并穩(wěn)定地檢測出運(yùn)動(dòng)目標(biāo)的信息。可見FPGA對(duì)提高視頻檢測及處理的實(shí)時(shí)性是一個(gè)較好的選擇。 本文主要研究的內(nèi)容有： 1．分析研究了視頻圖像檢測技術(shù)，針對(duì)傳統(tǒng)基于PC構(gòu)架和DSP處理器的視頻檢測系統(tǒng)的弊端，并從可靠性、穩(wěn)定性、實(shí)時(shí)性和開發(fā)成本等因素考慮，提出了以FPGA芯片作為中央處理器的嵌入式并行數(shù)據(jù)處理系統(tǒng)的設(shè)計(jì)方案。 2．應(yīng)用模塊化的硬件設(shè)計(jì)方法，構(gòu)建了新一代嵌入式視頻檢測系統(tǒng)的硬件平臺(tái)。該系統(tǒng)由異步FIFO模塊、圖像空間轉(zhuǎn)換模塊、SRAM幀存控制模塊、圖像預(yù)處理模塊和圖像檢測模塊等組成，較好地解決了圖像采樣存儲(chǔ)、處理和傳輸?shù)膯栴}，并為以后系統(tǒng)功能的擴(kuò)展奠定了良好的基礎(chǔ)。 3．在深入研究了線性與非線性濾波幾種圖像處理算法，分析比較了各自的優(yōu)缺點(diǎn)的基礎(chǔ)上，本文提出一種適合于FPGA的快速圖像中值濾波算法，并給出該算法的硬件實(shí)現(xiàn)結(jié)構(gòu)圖，應(yīng)用VHDL硬件描述語言編程、實(shí)現(xiàn)，仿真結(jié)果表明，快速中值濾波算法的處理速度較傳統(tǒng)算法提高了50％，更有效地降低了系統(tǒng)資源占用率和提高了系統(tǒng)運(yùn)算速度，增強(qiáng)了檢測系統(tǒng)的實(shí)時(shí)性能。 4．研究了基于視頻的交通車流量檢測算法，重點(diǎn)討論背景差分法，圖像二值化以及利用直方圖分析方法確定二值化的閾值，并對(duì)圖像進(jìn)行了直方圖均衡處理，提高圖像檢測精度。并結(jié)合嵌入式系統(tǒng)處理技術(shù)，在FPGA系統(tǒng)上研究設(shè)計(jì)了這些算法的硬件實(shí)現(xiàn)結(jié)構(gòu)，用VHDL語言實(shí)現(xiàn)，并對(duì)各個(gè)模塊及相應(yīng)算法做出了功能仿真和性能分析。 5．系統(tǒng)仿真與驗(yàn)證是整個(gè)FPGA設(shè)計(jì)流程中最重要的步驟，針對(duì)現(xiàn)有仿真工具用手動(dòng)設(shè)置輸入波形工作量大等弊病，本文提出了一種VHDL測試基準(zhǔn)(TestBench)方法解決系統(tǒng)輸入源仿真問題，用TEXTIO程序包設(shè)計(jì)了MATLAB與FPGA仿真軟件的接口，很好地解決了仿真測試中因測試向量龐大而難以手動(dòng)輸入的問題。并將系統(tǒng)的仿真結(jié)果數(shù)據(jù)在MATLAB上還原為圖像，方便了系統(tǒng)測試結(jié)果的分析與調(diào)試。系統(tǒng)測試的結(jié)果表明，運(yùn)動(dòng)目標(biāo)的檢測基本符合要求，可以排除行走路人等移動(dòng)物體(除車輛外)的噪聲干擾，有效地檢測出正確的目標(biāo)。 本文主要研究了基于FPGA片上系統(tǒng)的圖像處理及檢測技術(shù)，針對(duì)FPGA技術(shù)的特點(diǎn)對(duì)某些算法提出了改進(jìn)，并在MATLAB、QuartusⅡ和ModelSim軟件開發(fā)平臺(tái)上仿真實(shí)現(xiàn)，仿真結(jié)果達(dá)到預(yù)期目標(biāo)。本文的研究對(duì)智能化交通監(jiān)控系統(tǒng)的車流量檢測做了有益探索，對(duì)其他場合的圖像高速處理及檢測也具有一定的參考價(jià)值。
上傳時(shí)間： 2013-07-13
上傳用戶：woshiayin
本文完成了一種高速高性能數(shù)字脈沖壓縮處理器的設(shè)計(jì)和FPGA實(shí)現(xiàn)，包括系統(tǒng)架構(gòu)設(shè)計(jì)、方案論證及仿真、算法實(shí)現(xiàn)、結(jié)果的測試等。 緒論部分首先闡明了本課題研究的背景和意義，概述了雷達(dá)數(shù)字脈沖壓縮系統(tǒng)的主要研究內(nèi)容，關(guān)鍵技術(shù)及其發(fā)展趨勢，然后介紹了數(shù)字脈沖壓縮系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)的要求，最后給出了本文的主要研究內(nèi)容。 第二章敘述了線性調(diào)頻信號(hào)脈沖壓縮的基本原理，對(duì)系統(tǒng)設(shè)計(jì)的實(shí)現(xiàn)方法進(jìn)行了實(shí)時(shí)性方面的論證，并基于MATLAB做了仿真分析。 第三章從數(shù)字系統(tǒng)結(jié)構(gòu)化設(shè)計(jì)方面將本系統(tǒng)劃分為三個(gè)部分：輸入部分、脈壓計(jì)算部分、輸出部分，并在流程圖中對(duì)各部分所要實(shí)現(xiàn)的功能做了介紹。 第四章首先總結(jié)了數(shù)字脈沖壓縮的實(shí)現(xiàn)途徑；提出了基于自定制浮點(diǎn)數(shù)據(jù)格式和分時(shí)復(fù)用蝶型結(jié)構(gòu)的數(shù)字脈沖壓縮系統(tǒng)設(shè)計(jì)思想，對(duì)其關(guān)鍵技術(shù)進(jìn)行了深入的研究。 第五章對(duì)輸入輸出模塊的功能做了詳細(xì)的描述，設(shè)計(jì)了具體的結(jié)構(gòu)和電路。 第六章針對(duì)系統(tǒng)的測試驗(yàn)證，提出面向SOC的模塊驗(yàn)證和系統(tǒng)軟硬協(xié)同驗(yàn)證的驗(yàn)證策略。通過Link for Modelsim工具，實(shí)現(xiàn)MATAB與Modelsim之間對(duì)VHDL代碼的聯(lián)合仿真測試，通過在線邏輯分析工具ChipScope，完成系統(tǒng)的片上測試，并分析系統(tǒng)的性能，證明系統(tǒng)的可實(shí)用性。滿足設(shè)計(jì)的要求。 本文研制的數(shù)字脈沖壓縮處理器具有動(dòng)態(tài)范圍大、處理精度高、處理能力強(qiáng)、體積小、重量輕、實(shí)時(shí)性好的優(yōu)點(diǎn)，為設(shè)計(jì)高性能的現(xiàn)代雷達(dá)信號(hào)處理系統(tǒng)提供了可靠的保證。
標(biāo)簽： 線性調(diào)頻信號(hào) 脈沖壓縮
上傳時(shí)間： 2013-07-01
上傳用戶：lingduhanya
在工業(yè)領(lǐng)域中，經(jīng)常需要在產(chǎn)品表面留下永久性的標(biāo)識(shí)，通常作為便于今后追蹤的商標(biāo)、流水號(hào)、日期等等。特別在機(jī)械行業(yè)對(duì)零部件的管理，在市場上需要對(duì)其進(jìn)行識(shí)別和質(zhì)量跟蹤。機(jī)械行業(yè)在零部件上的標(biāo)記打印在追求美觀的同時(shí)，要求有一定的打印速度和打印深度。標(biāo)記打印能夠?yàn)槠髽I(yè)提供產(chǎn)品的可追溯性，更好的貫徹IS09000標(biāo)準(zhǔn)。 由于傳統(tǒng)的標(biāo)記打印在打印效率、美觀以及防偽等方面存在問題，不適應(yīng)現(xiàn)代化大生產(chǎn)要求，而激光打印技術(shù)雖然較好的克服了傳統(tǒng)工藝的許多缺點(diǎn)，但激光器在惡劣的生成現(xiàn)場缺乏長期穩(wěn)定性的工作特點(diǎn)的制約，不能完全滿足生產(chǎn)實(shí)際的需要。為了彌補(bǔ)上述不足，適應(yīng)大批量生產(chǎn)發(fā)展需要，氣動(dòng)標(biāo)記打印技術(shù)成為一種較好的選擇。 本課題在分析了現(xiàn)在市場上存在氣動(dòng)標(biāo)記刻印系統(tǒng)的優(yōu)缺點(diǎn)后，針對(duì)現(xiàn)有的標(biāo)記打印機(jī)打印速度相對(duì)較慢，打印精度相對(duì)較低以及控制軟件不靈活的缺點(diǎn)，設(shè)計(jì)了一套新的控制方案，使用FPGA作為核心控制器，配合PC機(jī)標(biāo)記打印軟件工作，代替以往PC或單片機(jī)的控制。該方案充分利用了FPGA可以高速并行工作的特點(diǎn)，能夠高精度平穩(wěn)的輸出控制脈沖，使打印過程平穩(wěn)進(jìn)行。 本文描述了從總體方案設(shè)計(jì)到一些關(guān)鍵模塊的設(shè)計(jì)思路和設(shè)計(jì)細(xì)節(jié)。根據(jù)設(shè)計(jì)要求，總體方案中提出了整個(gè)控制系統(tǒng)的劃分和關(guān)鍵設(shè)計(jì)指標(biāo)上的考慮。在硬件設(shè)計(jì)方面完成硬件電路設(shè)計(jì)，包括接口電路設(shè)計(jì)和抗干擾設(shè)計(jì)；在設(shè)計(jì)FPGA控制器時(shí)，采用了優(yōu)化后的比較積分直線插補(bǔ)算法使得輸出的插補(bǔ)脈沖均勻穩(wěn)定；采用梯形速率控制算法，克服了速度突變情況時(shí)的失步或過沖現(xiàn)象；在軟件方面，新開發(fā)了一套PC工業(yè)標(biāo)記系統(tǒng)軟件，采用了多線程技術(shù)和TTF矢量字庫等技術(shù)。 整套標(biāo)記打印系統(tǒng)經(jīng)過較長時(shí)間的運(yùn)行調(diào)試，表現(xiàn)穩(wěn)定，現(xiàn)已經(jīng)試用性投放市場．從生產(chǎn)廠家重慶恒偉精密機(jī)械有限公司和客戶的反饋信息來看，系統(tǒng)工作穩(wěn)定，打印速度達(dá)到設(shè)計(jì)指標(biāo)，能夠在256細(xì)分下驅(qū)動(dòng)電機(jī)平穩(wěn)快速運(yùn)動(dòng)，打印精度高，達(dá)到市場領(lǐng)先水平，并且得到客戶充分的肯定。
標(biāo)簽： 工業(yè) 標(biāo)記 控制系統(tǒng)
上傳時(shí)間： 2013-06-21
上傳用戶：rishian
目前，數(shù)字信號(hào)處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語音與圖像處理等領(lǐng)域，信號(hào)處理算法理論己趨于成熟，但其具體硬件實(shí)現(xiàn)方法卻值得探討。FPGA是近年來廣泛應(yīng)用的超大規(guī)模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優(yōu)點(diǎn)，大大推動(dòng)了數(shù)字系統(tǒng)設(shè)計(jì)的單片化、自動(dòng)化，縮短了單片數(shù)字系統(tǒng)的設(shè)計(jì)周期、提高了設(shè)計(jì)的靈活性和可靠性，在超高速信號(hào)處理和實(shí)時(shí)測控方面有非常廣泛的應(yīng)用。本文對(duì)FPGA的數(shù)據(jù)采集與處理技術(shù)進(jìn)行研究，基于FPGA在數(shù)據(jù)采樣控制和信號(hào)處理方面的高性能和單片系統(tǒng)發(fā)展的新熱點(diǎn)，把FPGA作為整個(gè)數(shù)據(jù)采集與處理系統(tǒng)的控制核心。主要研究內(nèi)容如下： FPGA的單片系統(tǒng)研究。針對(duì)數(shù)據(jù)采集與處理，對(duì)FPGA進(jìn)行選型，設(shè)計(jì)了基于FPGA的單片系統(tǒng)的結(jié)構(gòu)。把整個(gè)控制系統(tǒng)分為三個(gè)部分：多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲(chǔ)控制模塊。 多通道采樣控制模塊的設(shè)計(jì)。利用4片AD7506和一片AD7862對(duì)64路模擬量進(jìn)行周期采樣，分別設(shè)計(jì)了通道選擇控制模塊和A/D轉(zhuǎn)換控制模塊，并進(jìn)行了仿真，完成了基于FPGA的多通道采樣控制。 數(shù)據(jù)處理模塊的設(shè)計(jì)。FFT算法在數(shù)字信號(hào)處理中占有重要的地位，因此本文研究了FFT的硬件實(shí)現(xiàn)結(jié)構(gòu)，提出了用FPGA實(shí)現(xiàn)FFT的一種設(shè)計(jì)思想，給出了總體實(shí)現(xiàn)框圖。分別設(shè)計(jì)了旋轉(zhuǎn)因子復(fù)數(shù)乘法器，碟形運(yùn)算單元，存儲(chǔ)器，控制器，并分別進(jìn)行了仿真。重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了FFT算法中的蝶形處理單元，采用了一種高效乘法器算法設(shè)計(jì)實(shí)現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器，從而提高了蝶形處理器的運(yùn)算速度，降低了運(yùn)算復(fù)雜度。理論分析和仿真結(jié)果表明，狀態(tài)機(jī)控制器成功地對(duì)各個(gè)模塊進(jìn)行了有序、協(xié)調(diào)的控制。 存儲(chǔ)控制模塊的設(shè)計(jì)。利用閃存芯片K9K1G08UOA對(duì)采集處理后的數(shù)據(jù)進(jìn)行存儲(chǔ)，設(shè)計(jì)了FPGA與閃存的硬件連接，設(shè)計(jì)了存儲(chǔ)控制模塊。 本文對(duì)FFT算法的硬件實(shí)現(xiàn)進(jìn)行了研究，結(jié)合單片系統(tǒng)的特點(diǎn)，把整個(gè)系統(tǒng)分為多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲(chǔ)控制模塊進(jìn)行設(shè)計(jì)和仿真。設(shè)計(jì)采用VHDL編寫程序的源代碼。仿真測試結(jié)果表明，此FPGA單片系統(tǒng)可完成對(duì)實(shí)時(shí)信號(hào)的高速采集與處理。
標(biāo)簽： FPGA 數(shù)據(jù)采集 處理技術(shù)
上傳時(shí)間： 2013-07-06
上傳用戶：eclipse
數(shù)據(jù)采集處理技術(shù)是現(xiàn)代信號(hào)處理的基礎(chǔ)，廣泛應(yīng)用于雷達(dá)、聲納、軟件無線電、瞬態(tài)信號(hào)測試等領(lǐng)域。隨著信息科學(xué)的飛速發(fā)展，人們面臨的信號(hào)處理任務(wù)越來越繁重，對(duì)數(shù)據(jù)采集處理系統(tǒng)的要求也越來越高。近年來FPGA由于其設(shè)計(jì)靈活性、更強(qiáng)的適應(yīng)性及可重構(gòu)性，結(jié)合SDRAM的高速、大容量、價(jià)格優(yōu)勢，在設(shè)計(jì)高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)時(shí)受到了廣泛的關(guān)注。 本課題重點(diǎn)研究了基于FPGA與DDR2-SDRAM的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)技術(shù)，為需要大容量存儲(chǔ)器的系統(tǒng)設(shè)計(jì)提供了新的思路。在深入研究了DDR2-SDRAM器件的基本構(gòu)造與工作原理的基礎(chǔ)上，結(jié)合成熟的商業(yè)化IP核，提出了基于FPGA與DDR2-SDRAM的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方案，并從總體設(shè)計(jì)構(gòu)想到各邏輯細(xì)節(jié)實(shí)現(xiàn)都進(jìn)行了詳細(xì)描述。根據(jù)DDR2-SDRAM的特點(diǎn)，選擇合適的內(nèi)存調(diào)度方案，采用Verilog HDL語言設(shè)計(jì)實(shí)現(xiàn)了該高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)，并對(duì)系統(tǒng)功能進(jìn)行驗(yàn)證與分析，結(jié)果表明本設(shè)計(jì)完全能夠滿足系統(tǒng)的性能指標(biāo)。
標(biāo)簽： 高速實(shí)時(shí)數(shù) 采集系統(tǒng)
上傳時(shí)間： 2013-06-24
上傳用戶：lansedeyuntkn
H.264視頻編解碼標(biāo)準(zhǔn)以其高壓縮比、高圖像質(zhì)量、良好的網(wǎng)絡(luò)適應(yīng)性等優(yōu)點(diǎn)在數(shù)字電視廣播、網(wǎng)絡(luò)視頻流媒體傳輸、視頻實(shí)時(shí)通信等許多方面得到了廣泛應(yīng)用。提高H.264幀內(nèi)預(yù)測的速度，對(duì)于實(shí)時(shí)性要求較高的場合具有重大的意義。為此，論文在總結(jié)國內(nèi)外相關(guān)研究的基礎(chǔ)上，針對(duì)H.264幀內(nèi)預(yù)測的軟件實(shí)現(xiàn)具有運(yùn)算量大、實(shí)時(shí)性差等缺點(diǎn)，提出了一種基于FPGA的高并行、多流水線結(jié)構(gòu)的幀內(nèi)預(yù)測算法的硬件實(shí)現(xiàn)。 論文在詳細(xì)闡述H.264幀內(nèi)預(yù)測編碼技術(shù)的基礎(chǔ)上，分析了17種預(yù)測模式算法，通過Matlab仿真建模，直觀地給出了預(yù)測模式的預(yù)測效果，并在JM12.2官方驗(yàn)證平臺(tái)上測試比較各種預(yù)測模式對(duì)編碼性能的影響，以此為根據(jù)對(duì)幀內(nèi)預(yù)測模式進(jìn)行裁剪。接著論文提出了基于FPGA的幀內(nèi)預(yù)測系統(tǒng)的設(shè)計(jì)方案，將前段采集劍的RGB圖像通過色度轉(zhuǎn)換模塊轉(zhuǎn)換成YCbCr圖像，存入片外SDRAM中，控制模塊負(fù)責(zé)讀寫數(shù)掘送入幀內(nèi)預(yù)測模塊進(jìn)行處理。幀內(nèi)預(yù)測模塊中，采用一種并行結(jié)構(gòu)的可配置處理單元，即先求和再移位最后限幅的電路結(jié)構(gòu)，來計(jì)算各預(yù)測模式下的預(yù)測值，極大地減小了預(yù)測電路的復(fù)雜度。針對(duì)預(yù)測模式選擇算法，論文采用多模式并行運(yùn)算的方法，即多個(gè)結(jié)構(gòu)相同的殘差計(jì)算模塊，同時(shí)計(jì)算各種預(yù)測模式對(duì)應(yīng)的SATD值，充分發(fā)揮FPGA高速并行處理的能力。其中Hadamard變換使用行列分離的變換方法，采用蝶形快速變換、流水線設(shè)計(jì)提高硬件的工作效率。最后，論文設(shè)計(jì)了LCD顯示模塊直觀地顯示所得到的最佳預(yù)測模式。 整個(gè)幀內(nèi)預(yù)測系統(tǒng)被劃分成多個(gè)功能模塊，采用層次化、模塊化的設(shè)計(jì)思想，并采用流水線結(jié)構(gòu)和乒乓操作來提高系統(tǒng)的并行性、運(yùn)行速度和總線利用率。所有模塊用Verilog語言設(shè)計(jì)，由Modelsim仿真和集成開發(fā)環(huán)境ISE9.1綜合。仿真與綜合結(jié)果表明，系統(tǒng)時(shí)鐘頻率最高達(dá)到106.7MHz。該設(shè)計(jì)在完成功能的基礎(chǔ)上，能夠較好地滿足實(shí)時(shí)性要求。論文對(duì)于研究基于FPGA的H.264視頻壓縮編碼系統(tǒng)進(jìn)行了有益的探索，具有一定的實(shí)用價(jià)值。
標(biāo)簽： H264 視頻編碼器 幀內(nèi)預(yù)測 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-07-21
上傳用戶：ABCD_ABCD
隨著計(jì)算機(jī)技術(shù)的突飛猛進(jìn)以及移動(dòng)通訊技術(shù)在日常生活中的不斷深入，數(shù)據(jù)采集不斷地向多路、高速、智能化的方向發(fā)展。本文針對(duì)此需求，實(shí)現(xiàn)了一種應(yīng)用FPGA的多路、高速的數(shù)據(jù)采集系統(tǒng)，從而為測量儀器提供良好的采集數(shù)據(jù)。 本文設(shè)計(jì)了一種基于AD+FPGA+DSP的多路數(shù)據(jù)采集處理系統(tǒng)，針對(duì)此系統(tǒng)設(shè)計(jì)了基于AD9446的模數(shù)轉(zhuǎn)換采集板，再將模數(shù)轉(zhuǎn)換采集板的數(shù)據(jù)傳送至基于FPGA的采集控制模塊進(jìn)行數(shù)據(jù)的壓縮以及緩沖存儲(chǔ)，最后由DSP調(diào)入數(shù)據(jù)進(jìn)行數(shù)據(jù)的處理。本文的設(shè)計(jì)主要分為兩部分，一部分為模數(shù)轉(zhuǎn)換采集板的設(shè)計(jì)與調(diào)試，另一部分為采集控制模塊的設(shè)計(jì)與仿真。 經(jīng)設(shè)計(jì)與調(diào)試，模數(shù)轉(zhuǎn)換模塊可為系統(tǒng)提供穩(wěn)定可靠的數(shù)據(jù)，能穩(wěn)定工作在百兆的頻率下；采集控制模塊能實(shí)時(shí)地完成數(shù)據(jù)壓縮與數(shù)據(jù)緩沖，并能通過時(shí)鐘管理模塊來控制前端AD的采樣，該模塊也能穩(wěn)定工作在百兆的頻率下。該系統(tǒng)為多路、高速的數(shù)據(jù)采集系統(tǒng)，并能穩(wěn)定工作，從而能滿足電子測量儀器的要求。
標(biāo)簽： FPGA 高速數(shù)據(jù) 采集
上傳時(shí)間： 2013-05-24
上傳用戶：chuckbassboy
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
