亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

高速數字設計

  • 基于FPGA的高速高階FIR濾波器設計

      隨著雷達、圖像、通信等領域對信號高速處理的要求,研究人員正尋求高速的數字信號處理算法,以滿足這種高速地處理數據的需要。常用的高速實時數字信號處理的器件有ASIC、可編程的數字信號處理芯片、FPGA,等等。  本文研究了時域FPGA上實現高速高階FIR數字濾波器結構,并實現了高壓縮比的LFM脈沖信號的匹配濾波。文章根據FIR數字濾波器理論,分析比較實現了FIR濾波器的方法;使用并行分布式算法,在Xilinx的VirtexⅡFPGA系列芯片上設計了高速高階FIR濾波器。并詳細進行了分析;設計出了一個256階的線性調頻脈沖壓縮信號的匹配濾波器設計實例,并用ModelSim軟件進行了仿真。

    標簽: FPGA FIR 濾波器設計

    上傳時間: 2013-07-18

    上傳用戶:yt1993410

  • 基于FPGA的高速IPSec協議實現技術研究

    隨著國際互聯網絡的迅猛發展,網絡應用的不斷豐富,Intenret已經從最初以學術交流為目的而演變為商業行為,網絡安全性需求日益增加,高速網絡安全保密成為關注的焦點,在安全得到保障的情況下,為了滿足網速無限制的追求,高速網絡硬件加密設備也必將成為需求熱點。另一方面,IPSec協議被廣泛的應用于防火墻和安全網關中,但對IPSec協議的處理會大大增加網關的負載,成為千兆網實現的瓶頸。本文便是針對上述現狀,研究基于高性能FPGA實現千兆IPSec協議的設計技術。 目前,國外IPSec協議實現已經芯片化,達到幾千兆的速率,但是國內產品多以軟件實現,速度難以提高。本文采用的基于FPGA的IPSec技術方案,采用硬件實現隧道模式下的IPSec協議,為IP分組及其上層協議數據提供機密性、數據完整性驗證以及數據源驗證等安全服務。在以VPN為實施方案的基礎上,構建了以KDIPSec為設備原型以IPSec協議為出發點的千兆網絡系統環境模型,從硬件體系結構到各個模塊的劃分以及各個模塊實現的功能這幾個方面描述了KDIPSec實現技術,最后描述了一些關鍵模塊的FPGA設計和和仿真。所有處理模塊均在Xilinx公司的FPGA芯片中實現,處理速率超過1Gb/s。

    標簽: IPSec FPGA 協議 實現技術

    上傳時間: 2013-07-03

    上傳用戶:wfl_yy

  • 基于FPGA的數字化調頻DDS系統設計

    頻率合成技術廣泛應用于通信、航空航天、儀器儀表等領域。目前,常用的頻率合成技術有直接式頻率合成,鎖相頻率合成和直接數字頻率合成(DDS)。本次設計是利用FPGA完成一個DDS系統并利用該系統實現模擬信號的數字化調頻。 DDS是把一系列數字量形式的信號通過D/A轉換形成模擬量形式的信號的合成技術。主要是利用高速存儲器作查尋表,然后通過高速D/A轉換器產生已經用數字形式存入的正弦波(或其他任意波形)。一個典型的DDS系統應包括:相位累加器,可在時鐘的控制下完成相位的累加;相位碼—幅度碼轉換電路,一般由ROM實現;DA轉換電路,將數字形式的幅度碼轉換成模擬信號。DDS系統可以很方便地獲得頻率分辨率很精細且相位連續的信號,也可以通過改變相位字改變信號的相位,因此也廣泛用于數字調頻和調相。本次數字化調頻的基本思想是利用AD轉換電路將模擬信號轉換成數字信號,同時用該數字信號與一個固定的頻率字累加,形成一個受模擬信號幅度控制的頻率字,從而獲得一個頻率受模擬信號的幅度控制的正弦波,即實現了調頻。該DDS數字化調頻方案的硬件系統是以FPGA為核心實現的。使用Altera公司的ACEX1K系列FPGA,整個系統由VHDL語言編程,開發軟件為MAX+PLUSⅡ。經過實際測試,該系統在頻率較低時與理論值完全符合,但在高頻時,受器件速度的限制,波形有較大的失真。

    標簽: FPGA DDS 數字化 調頻

    上傳時間: 2013-06-14

    上傳用戶:ljt101007

  • 華為《高速數字電路設計教材》

    這本書是專門為電路設計工程師寫的。它主要描述了模擬電路原理在高速數字電路設計中 的分析應用。通過列舉很多的實例,作者詳細分析了一直困擾高速電路路設計工程師的鈴流、串擾和輻射噪音等問題。

    標簽: 華為 高速數字電路 設計教材

    上傳時間: 2013-04-24

    上傳用戶:hsj3927

  • 基于ARMLinux的多道脈沖幅度分析器數字系統設計

    隨著電子技術的不斷發展,各種智能核儀器逐步走向自動化、智能化、數字化和便攜式的方向發展。針對傳統的多道脈沖幅度分析器體積大,人機交互不友好,不方便現場分析等的缺陷[5]。新型的高速、集成度高、界面友好的多道脈沖幅度分析器的陸續出現填補了這一缺點。 隨著電子技術的發展,以ARM為核的處理器技術的應用領域不斷擴大,相比較單片機而言,它的主頻高、運算速度快,可以滿足多道脈沖幅度分析器的苛刻的時間上的要求。而且ARM處理器功耗小,適合于功耗要求比較苛刻的地方,這些方面的特點正好滿足了便攜式多道脈沖幅度分析器野外勘察的要求。同時,由于以ARM為核的處理器具有豐富的外設資源,這樣就簡化了外設電路及芯片的使用,降低了功耗并增強了產品的信賴性。另外,ARM芯片可以方便的移植操作系統,為多道脈沖幅度分析器多任務的管理和并行的處理,甚至硬實時功能的實現提供了前提。而且在ARM平臺使用嵌入式linux操作系統使多道脈沖幅度分析器的軟件易于升級。 智能化和小型化是多道脈沖幅度分析器的發展趨勢。智能化要求系統的自動化程度高、操作簡便、容錯性好。智能化除了需要控制軟件外,還需要軟件命令的執行者即硬件控制電路來實現相應的控制邏輯,兩者的結合才能真正的實現智能化。小型化要求系統的體積小、功耗小、便于攜帶;小型化除了要求采用微功耗的器件,還要求電路板的尺寸盡量的小且所用元件盡量的少,但小型化的同時必須保持系統的智能化,即不能減少智能化所要求的復雜的邏輯和時序的控制功能。為此采用高集成度的ARM芯片實現控制電路能滿意地同時滿足智能化和小型化的要求。在研制的多道脈沖幅度分析器中,幾乎所有的控制都可以用控制芯片來實現,如閾值設定、自動穩譜以及多道數據采集,在節省了元件的數目和電路板的尺寸的同時仍能保持系統的智能化程度。 Linux內核精簡而高效,可修改性強,支持多種體系結構的處理器等,使得它是一個非常適合于嵌入式開發和應用的操作系統。嵌入式Linux可以運行的硬件平臺十分廣泛,從x86、MIPS、POWERPC到ARM,以及其他許多硬件體系結構。目前在世界范圍內,ARM體系結構的SOC逐漸占領32位嵌入式微處理器市場,ARM處理器及技術的應用幾乎已經深入到各個領域,例如:工業控制,無線通訊,網絡,消費類電子,成像等。 本課題采用三星公司生產的ARM(Advanced RISC Machines,先進精簡指令集機器)芯片S3C2410A設計并研制了一種便攜式的核數據采集系統設計方案。利用ARM芯片豐富的外設資源對傳統的多道脈沖幅度分析器進行改進和簡化。系統由前端探測器系統,以及由線性脈沖放大器、甄別電路、控制電路、采樣保持電路組成的前置電路,中央處理器模塊,顯示模塊,用戶交互模塊,存儲模塊,網絡傳輸模塊等多個模塊組成。本設計基于ARM9芯片S3C2410,并在此平臺上移植了嵌入式linux操作系統來進行任務的調度和處理等。 電路板核心板部分設計采用6層PCB板結構,這樣增加了系統可靠性,提高了電磁兼容的穩定性。數據采集系統是多道脈沖幅度分析器的核心,A/D轉換直接使用了S3C2410內置的ADC(Analog to Digital Converter,模數轉換器),在2.5 MHz的轉換時鐘下最大轉換速度500 KSPS(Kilo-Samples per second,千采樣點每秒),滿足了系統最低轉換時間≤5 μs的要求,并且控制簡單,簡化了外部接口電路。由于SD(Secure Digital Card,安全數碼卡)卡存儲容量大、攜帶方便、成本低等優點,所以設計中采用其作為外部的數據存儲設備,其驅動部分采用SD卡軟件包,為開發帶來了方便。本設計采用640*480的6.4寸LCD(Liquid Crystal Display,液晶顯示)屏作為人機交互的顯示部分,并且通過Qt/Embedded為系統提供圖形用戶界面的應用框架和窗口系統。其中包括了波形顯示部分和用戶菜單設置部分,這樣方便了用戶操作。系統的數據存取方面是基于SQLite嵌入式小型數據庫而進行的。為了方便數據向上位機的傳輸,系統設計中采用XML(Extensible Markup Language,可擴展標記語言)格式來組織傳輸的數據,通過基于TCP/IP(Transmission Control Protocol/Internet Protocol)協議的Linux下Socket套接字編程,來進行與上位機或PC(Personal Computer,個人計算機或桌面機)等的連接和數據傳輸。

    標簽: ARMLinux 多道 分析器 脈沖幅度

    上傳時間: 2013-04-24

    上傳用戶:tzl1975

  • 基于ARM多核平臺的打印機JPEG高速解碼引擎設計與實現

    大多數現在的PCL打印機驅動程序都是將需要打印的文件(包括圖形或者文本)處理成JPEG文件發送到打印機進行打印,因為這樣一方面可以減少發送給打印機的數據量,一方面可以極大的簡化驅動程序的開發。而在打印機內部,這些JPEG文件又被解碼成BMP文件進行進一步的處理。采用這種方式工作的打印機JPEG解碼的工作占據了其CPU時間的一半以上,所以JPEG文件解碼引擎是打印機的核心之一,提高JPEG的解碼速度對于提高打印機的處理能力至關重要。 同時,JPEG文件解碼工作是一個計算密集型的作業,主要有兩個辦法提高它的速度:一個是設計更高效的算法,一個是采用性能更加強勁的CPU設備。在單核CPU的嵌入式環境中,JPEG編解碼速度已經幾乎到了極限,難有提升的空間,然而近兩年多核嵌入式芯片的出現,為大幅度提升它的性能提供了可能。 本文基于嵌入式的Linux平臺,采用ARM11 MPCore4核處理器,針對PCL,XL打印機控制語言的JPEG文件解碼設計和實現了一個高速引擎,主要內容為: 分析和解碼PCL,XL文件,提取出其中的JPEG文件。 對JPEG文件實現并行化解碼,在多個處理器核上并行處理,并針對多核處理器構架進行內存讀取等方面的優化。 針對多核處理器的特點和優勢,設計和實現多線程調度算法。 總結和提取數據,分析多核處理器相對于單核處理器的性能提升。 另外,為便于讀者理解,文中簡要介紹了ARM(SIMD)指令集,嵌入式匯編以及與硬件相關的一些概念。

    標簽: JPEG ARM 多核 打印機

    上傳時間: 2013-06-16

    上傳用戶:scorpion

  • 高速PCB的過孔設計

    在高速PCB設計中,過孔設計是一個重要因素,它由孔、孔周圍的焊盤區和POWER層隔離區組成,通常分為盲孔、埋孔和通孔三類。在PCB設計過程中通過對過孔的寄生電容和寄生電感分析,總結出高速PCB

    標簽: PCB 過孔

    上傳時間: 2013-06-17

    上傳用戶:xfbs821

  • 印刷線路板制作技術大全-高速PCB設計指南

    印刷線路板制作技術大全-高速PCB設計指南:改進電路設計規程提高可測試性隨著微型化程度不斷提高,元件和布線技術也取得巨大發展,例如BGA外殼封裝的高集成度的微型IC,以及導體之間的絕緣

    標簽: PCB 印刷線路板制 技術大全 設計指南

    上傳時間: 2013-06-26

    上傳用戶:waitingfy

  • 基于ARMCPLD的高速運動控制器的開發和應用

    目前運動控制主要有兩種實現方式,一是使用PLC加運動控制模塊來實現:二是使用PC加運動控制卡來實現。兩者各有優缺點,但兩者有以下共同的缺點:一是由于它們兒乎都是采用通用微控制器(MCU和DSP)來實現電機控制,由于受CPU速度的限制,以及CPU的多個進程同時處理,故無法在控制精度和控制速度比較高的場合中應用。二是它們的設計只是把運動控制部件當作系統的一個部分,如果要完成一個機械設備的完整控制,還需要輔助有其他的數字量/模擬量控制設備。這樣在提高了系統成本的同時,也降低了系統的可靠性。 論文設計了一種基于ARM+CPLD的高速運動控制器,該控制器采用高速的CPLD處理器來完成電機的閉環控制,輔助以NXP的32位ARM7TDMI處理器LPC231X來實現復雜的運動規劃,使得運動控制精度更高、速度更快、運動更加平穩;同時為系統擴展了常規運動控制卡不具備的通用I/O接口,除開4軸運動控制所需要的8點高速脈沖輸入和8點高速脈沖輸出外,系統具有24點數字量輸入(可選共陰或共陽),25點繼電器輸出,僅一臺這樣的專用設備就可以完成4軸運動控制和設備上其它開關量控制。 系統采用可移植的軟、硬件設計。硬件上以運動控制部件為核心,可以方便的在ARM處理器預留的資源上擴展出數字輸入,數字輸出,AD輸入,DA輸出等常用功能模塊。系統軟件構架如下:在最上層,系統采用μC/OS-Ⅱ操作系統來完成系統任務調度;在底層,將底層設備的操作打包編寫成底層驅動的形式,可直接供用戶程序調用;在中間層,可根據不同的用戶要求編寫用戶程序,再將其傳遞給μC/OS-Ⅱ來調度該用戶程序。 將該運動控制器應用于工業應用中的套標機,在對套標機進行運動分解之后,結合套標機的電氣特性,很好的實現了運動控制器在套標機上的二次開發,滿足了套標機在現場中的應用。

    標簽: ARMCPLD 運動控制器

    上傳時間: 2013-04-24

    上傳用戶:牛津鞋

  • 基于ARM的高速繡花機控制器的研究與開發

    隨著我國加入WTO,我國逐漸成為世界縫制設備生產和銷售中心。在縫制設備行業占據極其重要地位的繡花機行業也因此而得到迅速發展,我國繡花機產量已占據全球繡花機產量的70%。但是,我國的繡花機行業在發展的過程中仍存在和面臨著很多問題。一方面是產品結構和產品質量,我國的繡花機主要以中低檔為主,在噪聲、刺繡質量、效率、產品壽命以及維護性等方面與國外先進機型存在較大差距;另一方面是技術實力和創新能力,作為繡花機全部技術核心的控制器,國內能開發的公司屈指可數,缺乏有效的競爭,且技術實力和創新能力無法與國際企業相抗衡。 針對上述情況,本文分析了繡花機的工作原理和當前主流繡花機的控制方式及特點,在研究室已完成的中低速平繡型工業繡花機課題的基礎上,設計了一種基于硬實時嵌入式操作系統WinCE5.0,以32位RISC架構ARM9處理器S3C2440A為主控芯片,以MAXII系列CPLDEPM1270為接口芯片的高速繡花機控制器。整個繡花機以高速,高質量為目標,以伺服電機作為主軸驅動,步進電機作為X/Y軸驅動,帶USB接口和Ethernet接口,預留特種繡接口,帶高分辨率彩色觸摸屏,功能豐富,操作方便。 本文分7章,第一章闡述了課題背景,繡花機發展現狀和關鍵技術;第二章從原理出發完成了需求分析,硬件和操作系統選型和項目規劃;第三章完成了總體硬件系統設計并重點介紹了驅動系統,CPLD單元,主控制板的設計和各種資源的分配;第四章在分析WinCE及其項目開發流程和環境構建的基礎上,完成了軟件的總體框架設計并介紹了相關設計要點。第五章主要是驅動程序和運動控制模塊并以步進電機驅動的開發為例介紹了流驅動的開發過程和相關的技術要點。第六章設計了一種自主的內部花樣格式并完成了相應的測試。最后一章是對本課題的總結和展望。 本文不僅從項目研究與開發和軟件工程的高度詳細探討了基丁ARM和WinCE5.0的繡花機控制器的整個開發過程,也具體的從硬件設計,資源配置,軟件編寫,驅動開發,運動控制和花樣處理等多個方面進行了深入的分析和研究。本課題的工作對于高速高檔繡花機的開發具有很好的參考價值和實踐意義,對于提升國內繡花機行業在高端市場與國外企業的競爭力,提升民族品牌價值,改變國內繡花機控制器被少數公司所壟斷,增加良性有效競爭有積極影響。

    標簽: ARM 繡花機 控制器

    上傳時間: 2013-06-29

    上傳用戶:qazwsxedc

主站蜘蛛池模板: 平顶山市| 通江县| 黄冈市| 盘山县| 朝阳县| 教育| 宜都市| 镇平县| 临沧市| 武隆县| 城市| 翼城县| 安阳市| 新蔡县| 兴和县| 中西区| 台南县| 庆云县| 枞阳县| 襄汾县| 柳州市| 新干县| 临漳县| 合作市| 原阳县| 司法| 丹东市| 遂溪县| 鄂温| 盐边县| 汾西县| 汪清县| 浦县| 繁昌县| 揭阳市| 凤凰县| 麦盖提县| 荃湾区| 长治市| 大港区| 绵竹市|