圖像采集是數字化圖像處理的第一步，開發圖像采集平臺是視覺系統開發的基礎。視覺檢測的速度是視覺檢測要解決的關鍵技術之一，也是專用圖像處理系統設計所要完成的首要目標
標簽： 高速圖像采集
上傳時間： 2013-04-24
上傳用戶：waitingfy
隨著電子科學、圖像傳輸處理技術與理論的迅速發展，機器人視頻監控技術的實際研究與應用曰益得到重視，并不斷地在許多領域取得驕人的成果。特別是近年來，機器人視頻監控技術已成為高技術領域一個重要的研究課題。 本論文詳細介紹了一種機器人視頻監視系統的設計方案，實現了具有前端視頻采集、圖像傳輸處理功能的FPGA系統。該系統采用Altera公司的FPGA芯片作為中央處理器，由視頻采集模塊、異步FIFO模塊、I
上傳時間： 2013-07-21
上傳用戶：ybysp008
在圖像處理及檢測系統中，實時性要求往往影響著系統處理速度的性能。本文在分析研究視頻檢測技術及方法的基礎上，應用嵌入式系統設計和圖像處理技術，以交通信息視頻檢測系統為研究背景，展開了基于FPGA視頻圖像檢測技術的研究與應用，通過系統仿真驗證了基于FPGA架構的圖像并行處理和檢測系統具有較高的實時處理能力，能夠準確并穩定地檢測出運動目標的信息。可見FPGA對提高視頻檢測及處理的實時性是一個較好的選擇。 本文主要研究的內容有： 1．分析研究了視頻圖像檢測技術，針對傳統基于PC構架和DSP處理器的視頻檢測系統的弊端，并從可靠性、穩定性、實時性和開發成本等因素考慮，提出了以FPGA芯片作為中央處理器的嵌入式并行數據處理系統的設計方案。 2．應用模塊化的硬件設計方法，構建了新一代嵌入式視頻檢測系統的硬件平臺。該系統由異步FIFO模塊、圖像空間轉換模塊、SRAM幀存控制模塊、圖像預處理模塊和圖像檢測模塊等組成，較好地解決了圖像采樣存儲、處理和傳輸的問題，并為以后系統功能的擴展奠定了良好的基礎。 3．在深入研究了線性與非線性濾波幾種圖像處理算法，分析比較了各自的優缺點的基礎上，本文提出一種適合于FPGA的快速圖像中值濾波算法，并給出該算法的硬件實現結構圖，應用VHDL硬件描述語言編程、實現，仿真結果表明，快速中值濾波算法的處理速度較傳統算法提高了50％，更有效地降低了系統資源占用率和提高了系統運算速度，增強了檢測系統的實時性能。 4．研究了基于視頻的交通車流量檢測算法，重點討論背景差分法，圖像二值化以及利用直方圖分析方法確定二值化的閾值，并對圖像進行了直方圖均衡處理，提高圖像檢測精度。并結合嵌入式系統處理技術，在FPGA系統上研究設計了這些算法的硬件實現結構，用VHDL語言實現，并對各個模塊及相應算法做出了功能仿真和性能分析。 5．系統仿真與驗證是整個FPGA設計流程中最重要的步驟，針對現有仿真工具用手動設置輸入波形工作量大等弊病，本文提出了一種VHDL測試基準(TestBench)方法解決系統輸入源仿真問題，用TEXTIO程序包設計了MATLAB與FPGA仿真軟件的接口，很好地解決了仿真測試中因測試向量龐大而難以手動輸入的問題。并將系統的仿真結果數據在MATLAB上還原為圖像，方便了系統測試結果的分析與調試。系統測試的結果表明，運動目標的檢測基本符合要求，可以排除行走路人等移動物體(除車輛外)的噪聲干擾，有效地檢測出正確的目標。 本文主要研究了基于FPGA片上系統的圖像處理及檢測技術，針對FPGA技術的特點對某些算法提出了改進，并在MATLAB、QuartusⅡ和ModelSim軟件開發平臺上仿真實現，仿真結果達到預期目標。本文的研究對智能化交通監控系統的車流量檢測做了有益探索，對其他場合的圖像高速處理及檢測也具有一定的參考價值。
上傳時間： 2013-07-13
上傳用戶：woshiayin
隨著數字技術的高速發展，越來越多的針對數字視頻壓縮、傳送、顯示等的設備涌入市場。要從這些良莠不齊的產品中挑選出令人滿意的商品，一套良好的數字視頻測試設備就必不可少。然而，現階段大多數數字視頻信號源都存在不同的缺點，如測試圖像種類太少、沒有動態測試源、缺乏專用測試信號等。為有效克服這些缺陷，作者設計并開發了一套基于FPGA的數字視頻信號發生器。整個系統包括硬件平臺和圖像格式轉換軟件兩大部分。硬件平臺本身即為獨立的信號發生器，可以生成多種測試圖像。配備了圖像格式轉換軟件，就可以實現硬件平臺從PC機接收各種靜態測試圖像、動態測試序列，不斷更新測試圖像庫。整個系統具有良好的硬件體系結構、便捷的輸入接口，穩定的信號輸出，同時操作靈活、方便，易于升級更新。 在系統的開發過程中，使用了多種硬件、軟件開發工具，如PROTEL DXP、ISE、MODEL SIM、MATLAB、C＃．NET等。由于軟硬件調試均由同一人完成，因此整個系統具備良好的統一性和兼容性。 另外，作者還研究并設計了一種針對H.264編解碼器壓縮損傷的測試信號。評估一個編碼器的性能可采用主觀評價或客觀評價兩種方法。其中主觀評價最為直接、有效。本文在依托主觀評價方法的基礎上，結合客觀參數的指導性，研究并設計一種通過人眼就可以方便的觀測到實際存在的壓縮損傷的測試信號，以達到直接對編解碼器性能進行比較的目的。
上傳時間： 2013-07-19
上傳用戶：cxl274287265
軟件無線電是無線通信領域繼固定到移動、模擬到數字之后的第三次革命，是目前乃至未來的無線電領域的技術發展方向，它在提高系統靈活性上有無可比擬的優勢，是實現未來無線通信系統的有效手段。擴頻通信具有卓越的抗干擾和保密性能。擴頻通信相對于傳統的窄帶通信，在頻譜利用率上也有明顯的優勢，是未來無線通信系統中的關鍵技術，直接序列擴頻則是其中在民用領域使用最多的一種擴頻技術。FPGA在分布式計算、并行處理、流水線結構上有獨特的優勢，自然成為設計擴頻軟件無線電系統的首選技術之一。 首先介紹了軟件無線電的理論基礎，并分析了它的硬件結構和技術關鍵。軟件無線電的關鍵思路在于構建一個通用的強大的硬件平臺，這也正是本課題的主要工作之一。而后，重點介紹了直序擴頻的理論基礎。對于發射機，其中最關鍵的是尋找一種相關特性卓越的偽隨機序列，本課題主要對m序列、OVSF碼和Gold碼進行了深入研究。最后，詳述了基于DDFS的數字調制技術和FPGA技術。 基于以上理論基礎研究，根據軟件無線電硬件結構，開發了基于Altera公司Cyclone系列FPGA的硬件平臺。該平臺具有210Mbps的高速DAC，并配有串口、USB接口、音頻CODEC輸入輸出通道、以及LVDS擴展口和SDRAM，考慮到通用性，設計中加入了足以開發出接收機的兩路40Mbps的高速ADC。FPGA的代碼開發也是核心內容，本課題編寫了大量相應的代碼，包括加擴模塊（含偽隨機序列發生器）、基于DDFS的數字調制模塊以及串口通信模塊、LCD驅動模塊，SDRAM Controller、ADC驅動模塊，并編寫了相應的測試代碼。整個系統測試通過。關于硬件平臺設計和代碼開發，在本文第三章和第四章詳細介紹。 總體說來，本課題基于現有的理論發展，在充分理解相關理論的前提下，將主要經歷集中于具體應用的研究與開發，并取得了一定的成果。
上傳時間： 2013-06-27
上傳用戶：xauthu
軟件無線電技術自20世紀90年代提出以后，在許多通信系統中得到了廣泛應用。本文研究了一種軟件無線電數字通信系統方案的設計，并著重研究了其中中頻處理單元的設計和實現。針對實際應用，本文提出了一個基于FPGA和DSP的軟件無線電中頻/基帶數字化處理系統的設計方案。該系統的特點是所有的中頻信號處理算法全部由軟件實現，它主要包括高速A/D、超大規模FPGA芯片、高速DSP芯片和外部存儲器等，其中超大規模FPGA芯片和高速的DSP芯片是系統的核心。DSP芯片采用的是TI公司的C6416，FPGA芯片采用的是Xilinx公司的XC2V2000FG676，既兼顧速度和靈活性，又具有較強的通用性。 本文根據“基于FPGA的中頻數字化處理平臺的建立及若干關鍵算法的實現”研究課題，主要完成了軟件無線電通信系統中頻數字化若干關鍵算法實現的任務，具體包括通用數字中頻板的設計、中頻板上FPGA和DSP、D/A的接口設計、各種數字通信關鍵技術（數字上/下變頻、調制解調、信道編譯碼、交織解交織等）的FPGA實現。本文研究的系統分別在Matlab、ISE、Modelsim、Visual DSP++、ChipScope Pro等軟件中進行了仿真和驗證，并已交付使用。結果表明，本文提出的方案正確可行，達到了預定要求。本文的工作對其它軟件無線電系統的實現也具有較大的參考價值。
上傳時間： 2013-04-24
上傳用戶：thinode
嵌入式圖像采集、處理與傳輸系統具有體積小、穩定性高等優點，在智能交通、電力、通訊、計算機視覺等領域應用廣泛。隨著DSP技術的發展，在DSP上用軟件實現實時視頻壓縮成為數字視頻壓縮標準應用的亮點，這種應用比起專門的壓縮芯片更具有靈活性和升級潛力。 本文主要研究一種基于DSP TMS320VC5402脫機視頻采集、壓縮編碼和視頻數據通信的方法和DSP外圍硬件系統設計。 在本設計中，圖像采集部分利用SAA7111視頻采集芯片完成視頻信號的精確采集；利用FPGA完成復雜且高速的邏輯控制及時序設計，完成DSP外擴RAM，Flash等高速硬件電路設計，同時完成DSP的地址譯碼電路，將采集的數字視頻信號存儲在DSP外擴存儲空間中；用FPGA基于N1OSⅡ來虛擬設計了I
上傳時間： 2013-07-02
上傳用戶：亞亞娟娟123
隨著數字圖像處理的應用領域不斷擴大，實時處理技術成為研究的熱點。VLSI技術的迅猛發展為數字圖像實時處理技術提供了硬件基礎。其中FPGA(現場可編程門陣列)的特點使其在圖像采集和處理方面的應用顯得更加經濟、靈活、方便。 本文設計了一種以FPGA為工作核心，并實現了PCI接口的圖像采集壓縮系統。整個系統采用了自頂向下的設計方案，先把系統分成了三大塊，即圖像采集、PCI接口和圖像壓縮，然后分別設計各個大模塊中的子模塊。 首先，利用FPGA對專用視頻轉換器SAA7111A進行控制，因為SAA7111A是采用IC總線模塊，從而完成了對SAA7111A的控制，并通過設計圖像采集模塊、讀/寫數據模塊、總線管理模塊等，實現把標準的模擬視頻信號轉換成數字視頻信號并采集的功能。 其次，在了解PCI規范的前提下，深入地分析了PCI時序和地址配置空間等，設計了簡化邏輯的狀態機，并用VHDL硬件描述語言設計了程序，完成了簡化邏輯的PCI接口設計在FPGA芯片內部的實現，達到了一33MHz、32位數據寬度、支持猝發傳輸的PCI從設備模塊的接口功能，與傳統的使用PCI專用接口芯片來實現的PCI接口比較來看，更加節約了系統的邏輯資源，降低了成本，增加了設計的靈活性。 再次，設計了WINDOWS下對PCI接口的驅動程序。驅動程序可以選擇不同的方法來完成，當然每個方法都有自己的特點，對幾種主要設計驅動程序的方法作以比較之后，本文選擇了使用DRIVER WORKS工具來完成。通過對配置空間的設計、系統端口和內存映射的設計、中斷服務的設計等，用VC++語言編寫了驅動程序。 最后，考慮到增加系統的實用性和完備性，還填加設計了圖像的壓縮部分。這部分需要完成的工作是在上述系統完成后，再額外地把采集來的視頻數據通過另一路數據通道按照一定的格式壓縮后存儲到硬盤中。本系統中，這部分設計是利用Altera公司提供的IP核來完成壓縮的，同時還用VHDL語言在FPGA上設計了IDE硬盤接口，使壓縮后的數據存儲到硬盤中。
上傳時間： 2013-06-01
上傳用戶：程嬰sky
傳統的數控系統采用的大多是專用的封閉式結構，它能提供給用戶的選擇有限，用戶無法對現有數控設備的功能進行修改以滿足自己的特殊要求；各種廠商提供給用戶的操作方式各不相同，用戶在培訓人員、設備維護等方面要投入大量的時間和資金。這些問題嚴重阻礙了CNC制造商、系統集成者和用戶采用快速而有創造性的方法解決當今制造環境中數控加工和系統集成中的問題。隨著電子技術和計算機技術的高速發展，數控技術正朝向柔性化、智能化和網絡化的方向發展。針對數控系統已存在的問題和未來發展的趨勢，本文致力于建立一個適合現場加工特征的開放結構數控平臺，使系統具備軟硬件可重構的柔性特征，同時把監控診斷和網絡模塊融入數控系統的框架體系之內，滿足智能化和網絡化的要求。 本文在深入研究嵌入式系統技術的基礎上，引入可重構的設計方法，選擇具體的硬件平臺和軟件平臺進行嵌入式可重構數控系統平臺的研發。硬件結構以MOTOROLA的高性能32位嵌入式處理器MC68F375和ALTERA的現場可編程門陣列(FPGA)芯片為核心，配以系統所需的外圍模塊；軟件系統以性能卓越的VxWorks嵌入式實時操作系統為核心，開發所需要的應用軟件，將VxWorks嵌入式實時操作系統擴展為一個完整、實用的嵌入式數控系統。該系統不僅具有可靠性高、穩定性好、功能強的優點，而且具有良好的可移植性和軟硬件可裁減性，便于根據實際需求進行功能的擴展和重構。 本論文的主要研究工作如下： (1)深入研究了以高性能微處理器MC68F375為核心的主控制板的硬件電路設計，以及存儲、采集、通訊和網絡等模塊的設計。 (2)深入研究了基于FPGA的串行配置方法和可重構設計方法，設計出基于FPGA的電機運動控制、機床IO控制、鍵盤陣列和液晶顯示控制等接口模塊電路。 (3)深入研究了VxWorks嵌入式實時操作系統在硬件平臺上的移植和任務調度原理，合理分配控制系統的管理任務，開發系統的底層驅動程序和應用程序。 最后，本文總結了系統的開發工作，并對嵌入式可重構數控系統的進一步研究提出了自己的一些想法，以指引后續研究工作。
上傳時間： 2013-04-24
上傳用戶：gcs333
可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統具有很好的糾錯能力，如使用差錯控制編碼。自仙農定理提出以來，先后有許多糾錯編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優異的糾錯性能成為通信界的一個里程碑。 然而，Turbo碼迭代譯碼復雜度大，導致其譯碼延時大，故而在工程中的應用受到一定限制，而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實現一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲器的并行子交織器解決方法，很好地解決了并行訪問存儲器沖突的問題。 本論文在現場可編程門陣列(FPGA)平臺上實現了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實現的并行Turbo編譯碼器在時鐘頻率為33MHz，幀長為1024比特，并行子譯碼器數和最大迭代次數均為4時，可支持8.2Mbps的編譯碼數掘吞吐量，而譯碼時延小于124us。本文還使用EP2C35FPGA芯片設計了系統開發板。該開發板可提供高速以太網MAC／PHY和PCI接口，很好地滿足了通信系統需求。系統測試結果表明，本文所實現的并行Turbo編譯碼器及其開發板運行正確、有效且可靠。 本論文主要分為五章，第一章為緒論，介紹Turbo碼背景和硬件實現相關技術。第二章為基于幀分裂和歸零的并行Turbo編碼的設計與實現，分別介紹了編碼器和譯碼器的RTL設計，還提出了一種基于多端口存儲器的并行子交織器和解交織器設計。第三章討論了使用NIOS處理器的SOC架構，使用SOC架構處理系統和基于NIOSII處理器和uC／0S一2操作系統的架構。第四章介紹了FPGA系統開發板設計與調試的一些工作。最后一章為本文總結及其展望。
上傳時間： 2013-04-24
上傳用戶：ziyu_job1234
