摘要院提出了一種采用IPM大功率模塊實現的高分辨率調壓電源的設計方法。該方法采用粗堯細調節的方式實現了高分辨率的電壓調節。重點介紹了逆變方式下粗細調節部分相位一致問題,驗結果表明這種方法切實可行。
上傳時間: 2013-07-01
上傳用戶:linlin
隨著多媒體技術發展,數字圖像處理已經成為眾多應用系統的核心和基礎。圖像處理作為一種重要的現代技術,已經廣泛應用于軍事指揮、大視場展覽、跟蹤雷達、電視會議、導航等眾多領域。因而,實現高分辨率高幀率圖像實時處理的技術不僅具有廣泛的應用前景,而且對相關領域的發展也具有深遠意義。 大視場可視化系統由于屏幕尺寸很大,只有在特制的曲面屏幕上才能使細節得到充分地展現。為了在曲面屏幕上正確的顯示圖像,需要在投影前實時地對圖像進行幾何校正和邊緣融合。而現場可編程門陣列(FPGA)則是用硬件處理實時圖像數據的理想選擇,基于FPGA的圖像處理技術是世界范圍內廣泛關注的研究領域。 本課題的主要工作就是設計一個以FPGA為核心的硬件系統,該系統可對高分辨率高刷新率(1024*768@60Hz)的視頻圖像實時地進行幾何校正和邊緣融合。 論文首先介紹了圖像處理的幾何原理,然后提出了基于FPGA的大視場實時圖像融合處理系統的設計方案和模塊功能劃分。系統分為算法與軟件設計,硬件電路設計和FPGA邏輯設計三個大的部分。本論文主要負責FPGA的邏輯設計。圍繞FPGA的邏輯設計,論文先介紹了系統涉及的關鍵技術,以及使用Verilog語言進行邏輯設計的基本原則。 論文重點對FPGA內部模塊設計進行了詳細的闡述。仲裁與控制模塊是頂模塊的主體部分,主要實現系統狀態機和時序控制;參數表模塊主要實現SDRAM存儲器的控制器接口,用于圖像處理時讀取參數信息。圖像處理模塊是整個系統的核心,通過調用FPGA內嵌的XtremeDSP模塊,高速地完成對圖像數據的乘累加運算。最后論文提出并實現了一種基于PicoBlaze核的12C總線接口用于配置FPGA外圍芯片。 經過對寄存器傳輸級VerilogHDL代碼的綜合和仿真,結果表明,本文所設計的系統可以應用在大視場可視化系統中完成對高分辨率高幀率圖像的實時處理。
上傳時間: 2013-05-19
上傳用戶:戀天使569
由于其很強的糾錯性能和適合硬件實現的編譯碼算法,卷積編碼和軟判決維特比譯碼目前已經廣泛應用于衛星通信系統。然而隨著航天事業的發展,衛星有效載荷種類的增多和分辨率的不斷提高,信息量越來越大。如何在低信噪比的功率受限信道條件下提高傳輸速率成為目前亟待解決的問題。本論文結合在研項目,在編譯碼算法、編譯碼器的設計與實現、編譯碼器性能提高三個方面對卷積編碼和維特比譯碼進行了深入研究,并進一步介紹了使用VHDL語言和原理圖混合輸入的方式,實現一種(7,3/4)增信刪余方式的高速卷積編碼器和維特比譯碼器的詳細過程;然后將設計下載到XILINX的Virtex2 FPGA內部進行功能和時序確認,最終在整個數據傳輸系統中測試其性能。本文所實現的維特比譯碼器速率達160Mbps,遠遠高于目前國內此領域內的相關產品速率。 首先,論文具體介紹了卷積編碼和維特比譯碼的算法,研究卷積碼的各種參數(約束長度、生成多項式、碼率以及增信刪余等)對其譯碼性能的影響;針對項目需求,確定卷積編碼器的約束長度、生成多項式格式、碼率和相應的維特比譯碼器的回歸長度。 其次,論文介紹了編解碼器的軟、硬件設計和調試一根據已知條件,使用VHDL語言和原理圖混合輸入的方式設計卷積編碼和維特比譯碼的源代碼和原理圖,分別采用功能和電路級仿真,確定卷積編碼和維特比譯碼分別需要占用的資源,考慮卷積編碼器和維特比譯碼器的具體設計問題,包括編譯碼的基本結構,各個模塊的功能及實現策略,編譯碼器的時序、邏輯綜合等;根據軟件仿真結果,分別確定卷積編碼器和維特比譯碼器的接口、所需的FPGA器件選型和進行各自的印制板設計。利用卷積碼本身的特點,結合FPGA內部結構,采用并行卷積編碼和譯碼運算,設計出高速編譯碼器;對軟、硬件分別進行驗證和調試,并將驗證后的軟件下載到FPGA進行電路級調試。 最后,論文討論了卷積編碼和維特比譯碼的性能:利用已有的測試設備在整個數據傳輸系統中測試其性能(與沒有采用糾錯編碼的數傳系統進行比對);在信道中加入高斯白噪聲,模擬高斯信道,進行誤碼率和信噪比測試。
上傳時間: 2013-04-24
上傳用戶:mingaili888
基于過采樣和∑-△噪聲整形技術的DAC能夠可靠地把數字信號轉換為高精度的模擬信號(大于等于16位)。采用這一架構進行數模轉換具有諸多優點,例如極低的失配噪聲和更高的可靠性,便于實現嵌入式集成等,最重要的是可以得到其他DAC結構所無法達到的精度和動態范圍。在高精度測量,音頻轉換,汽車電子等領域有著廣泛的應用價值。 本文采用∑-△結構以FPGA方式實現了一個具有高精度的數模轉換器,在24比特的輸入信號下,達到了約150dB的信噪比。作為一個靈活的音頻DAC實現方案。該DAC可以對CD/DVD/HDCD/SACD等多種制式下的音頻信號進行處理,接受并轉換采樣率為32/44.1/48/88.2/96/192kHz,字長為16/18/20/24比特的PCM數據,具備良好的兼容性和通用性。 由于非線性和不穩定性的存在,高階∑-△調制器的設計與實現存在較大的難度。本文綜合大量文獻中的經驗原則和方法,闡述了穩定的高階高精度調制器的設計流程;并據此設計了達到24bit精度和滿量程輸入范圍的的5階128倍調制器。本文創新性地提出了∑-△調制器的一種高效率流水線實現結構。分析表明,與其他常見的∑-△調制器實現結構相比,本方案具有結構簡單、運算單元少等優點;此外在同樣信號采樣率下,調制器所需的時鐘頻率大大降低。 文中的過采樣濾波模塊采用三級半帶濾波器和一個可變CIC濾波器級聯組成,可以達到最高128倍的過采樣比,同時具有良好的通帶和阻帶特性。在半帶濾波器的設計中采用了CSD編碼,使結構得到了充分的簡化。 本文提出的過采樣DAC方案具有可重配置結構,讓使用者能夠方便地控制過采樣比和調制器階數。通過積分梳狀濾波器的配置,能夠獲得32/64/128倍的不同過采樣比,從而實現對于32~192kHz多種采樣率輸入的處理。在不同輸入字長情況下,通過調制器的重構,則可以將調制器由高精度的5階模式改變為功耗更低的3階模式,滿足不同分辨率信號輸入時的不同精度要求。這是本文的另一創新之處。 目前,該過采樣DAC已經在XilinxVirtexⅡ系列FPGA器件下得到硬件實現和驗證。測試表明,對于從32kHz到192kHz的不同輸入信號,該DAC模塊輸出1比特碼流的帶內信噪比均能滿足24比特數據轉換應用的分辨率要求。
上傳時間: 2013-07-08
上傳用戶:從此走出陰霾
基于FPGA的誤碼率測試儀設計基于FPGA的誤碼率測試儀設計
上傳時間: 2013-08-02
上傳用戶:1159797854
多抽樣率信號處理是現代信號處理理論的一個重要分支,在最近十幾年取得了巨大的發展,并在很多方面得到了成功的應用。本文分別從時域和頻域的角度深入分析了抽樣率變換的規律,并進一步研究了多抽樣率系統的高效實現理論...
上傳時間: 2013-07-05
上傳用戶:JIUSHICHEN
多抽樣率信號處理是現代信號處理理論的一個重要分支,在最近十幾年取得了巨大的發展,并在很多方面得到了成功的應用。本文分別從時域和頻域的角度深入分析了抽樣率變換的規律,并進一步研究了多抽樣率系統的高效實現理論和方案。多抽樣率系統需要通過濾波器來改善其性能。本文分析了一般濾波器設計的方法與理論,著重研究了積分梳狀濾波器和半帶濾波器這兩種多抽樣率濾波器,并根據多抽樣率信號處理的特點以及幾種高效濾波結構和濾波器,利用積分梳狀濾波器和半帶濾波器在FPGA上設計了2~256倍可編程抽取器。為了進一步分析多相結構在多抽樣率信號處理中的應用,使用多相結構設計了具有固定倍數的內插器。在論文的最后,詳細介紹了某型號雷達信號處理機的硬件設計及其FPGA設計。關鍵字:多抽樣率信號處理 抽取 內插 多相濾波 積分梳狀濾波器 半帶濾波器
上傳時間: 2013-06-12
上傳用戶:fxf126@126.com
用VHDL語言設計基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數字濾波器的設計
上傳時間: 2013-08-07
上傳用戶:ukuk
高分辨率實時圖象采集系統的設計方案,利用FPGA進行設計的
上傳時間: 2013-08-16
上傳用戶:haohaoxuexi
基于FPGA的高分辨率VGA顯示控制器的設計
上傳時間: 2013-08-23
上傳用戶:lizhen9880