亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

頻率分辨率

  • 視頻格式轉(zhuǎn)換算法研究及FPGA實(shí)現(xiàn)——去隔行、幀頻轉(zhuǎn)換、分辨率變換.rar

    在當(dāng)今的廣播系統(tǒng)中,絕大部分的視頻信號(hào)是隔行采樣的。采用這種掃描格式,能夠大幅度地減少視頻的帶寬,但也會(huì)引起彩色爬行、畫面閃爍、邊緣模糊及鋸齒等現(xiàn)象。這種缺陷經(jīng)人尺寸屏幕放大后就更加明顯。為改善畫面的視覺效果,去隔行技術(shù)應(yīng)運(yùn)而生。同時(shí),視頻信號(hào)本身的低幀頻也會(huì)導(dǎo)致行抖動(dòng)、線爬行以及大面積閃爍等視覺效果上的缺陷。增加掃描頻率會(huì)把這些視覺缺陷搬移到人眼不敏感的高頻區(qū)域上去從而產(chǎn)生較好的主觀圖象質(zhì)量。而為了適應(yīng)不同顯示終端以及對(duì)圖像大小變化的要求就必須對(duì)原始信號(hào)分辨率即每幀行數(shù)和每行像素?cái)?shù)進(jìn)行變換。因此去隔行、幀頻轉(zhuǎn)換、分辨率變換成為視頻格式轉(zhuǎn)換的基本內(nèi)容。 FPGA 的出現(xiàn)是VLSI技術(shù)和EDA技術(shù)發(fā)展的結(jié)果。FPGA器件集成度高、體積小,具有通過用戶編程實(shí)現(xiàn)專門應(yīng)用的功能。它允許電路設(shè)計(jì)者利用基于計(jì)算機(jī)的開發(fā)平臺(tái),經(jīng)過設(shè)計(jì)輸入、仿真、測(cè)試和校驗(yàn),直到達(dá)到預(yù)期的結(jié)果。使用FPGA器件可以大大縮短系統(tǒng)的研制周期,減少資金投入。另外采用FPGA器件可以將原來的電路板級(jí)產(chǎn)品集成芯片級(jí)產(chǎn)品,從而降低了功耗,提高了可靠性,同時(shí)還可以很方便的對(duì)設(shè)計(jì)進(jìn)行在線修改。 該文在介紹了視頻格式轉(zhuǎn)換中的主要算法后,重點(diǎn)對(duì)去隔行、幀頻轉(zhuǎn)換、分辨率變換的FPGA綜合實(shí)現(xiàn)方案進(jìn)行了由簡單到復(fù)雜的深入研究,分別給出了最簡解決方案、基于非線性算法的解決方案和基于運(yùn)動(dòng)補(bǔ)償?shù)慕鉀Q方案。最簡解決方案利用線性算法將去隔行,幀頻轉(zhuǎn)換,分辨率變換三項(xiàng)處理同時(shí)實(shí)現(xiàn),達(dá)到FPGA內(nèi)部資源和外部RAM耗用量都為最小的要求,是后續(xù)復(fù)雜方案的基礎(chǔ)。其中去隔行采用場(chǎng)合并方式,幀頻轉(zhuǎn)換采用幀重復(fù)方式,分辨率變換采用均勻插值方式。基于非線性算法的解決方案中加入了對(duì)靜止區(qū)域的判斷,靜止區(qū)域的輸出像素值直接選用相應(yīng)位置的已存輸入數(shù)據(jù),非靜止區(qū)域的輸出像素值通過對(duì)已存輸入數(shù)據(jù)進(jìn)行非線性運(yùn)算得出。基于運(yùn)動(dòng)補(bǔ)償?shù)慕鉀Q方案在對(duì)靜止區(qū)域進(jìn)行判斷和處理的基礎(chǔ)上,對(duì)欲生成的變頻后的場(chǎng)間插值幀進(jìn)行運(yùn)動(dòng)估計(jì),根據(jù)運(yùn)動(dòng)矢量得出非靜止區(qū)域的輸出像素值。其中為求得輸入場(chǎng)間相應(yīng)時(shí)間位置上的插值幀輸出數(shù)據(jù),該方案采用了自定義的前后向塊匹配運(yùn)動(dòng)估計(jì)方式,通過對(duì)三步搜索算法的高效實(shí)現(xiàn),將SAD 值進(jìn)行比較得出運(yùn)動(dòng)矢量。

    標(biāo)簽: FPGA 視頻格式轉(zhuǎn)換 算法研究

    上傳時(shí)間: 2013-07-19

    上傳用戶:米卡

  • 高噪聲率下極值型中值濾波算法的改進(jìn)

    極值型中值濾波算法在高噪聲率下的濾波效果不是很好,主要原因有以下兩個(gè):首先,濾波窗口中過多的噪聲點(diǎn)會(huì)使窗口中的點(diǎn)在排序時(shí)產(chǎn)生中值偏移;其次是高噪聲率環(huán)境下,可能序列中值本身就是是噪聲點(diǎn)。對(duì)此,本文提出

    標(biāo)簽: 高噪聲率 中值濾波 法的改進(jìn)

    上傳時(shí)間: 2013-06-26

    上傳用戶:小小小熊

  • 高分辨率合成孔徑雷達(dá)視頻模擬器FPGA實(shí)現(xiàn)技術(shù)研究

    在合成孔徑雷達(dá)的研究和研制工作中,合成孔徑雷達(dá)模擬技術(shù)具有十分重要的作用。本文以440MHz帶寬線性調(diào)頻信號(hào),采樣頻率500MHz高分辨合成孔徑雷達(dá)視頻模擬器為研究對(duì)象。首先對(duì)模擬器的幾項(xiàng)主要技術(shù)進(jìn)行分析,在對(duì)點(diǎn)目標(biāo)回波信號(hào)模型分析研究的基礎(chǔ)上,對(duì)點(diǎn)目標(biāo)原始回波數(shù)據(jù)進(jìn)行模擬并做了成像驗(yàn)證,從而為硬件實(shí)現(xiàn)提供了正確的信號(hào)模型;針對(duì)傳統(tǒng)的“波形存儲(chǔ)直讀法”方案,即在計(jì)算機(jī)平臺(tái)上用模擬軟件產(chǎn)生原始回波數(shù)據(jù)并存儲(chǔ),再通過計(jì)算機(jī)接口實(shí)現(xiàn)數(shù)據(jù)傳輸,最后完成數(shù)模轉(zhuǎn)換產(chǎn)生視頻信號(hào)這一過程,分析指出該方案在實(shí)現(xiàn)高分辨率時(shí)的速度和容量瓶頸。  針對(duì)具體的設(shè)計(jì)要求,圍繞速度和容量問題,本文著眼于高分辨率SAR模擬器的FPGA實(shí)現(xiàn)研究,指出FPGA實(shí)時(shí)生成點(diǎn)目標(biāo)原始回波數(shù)據(jù)是其實(shí)現(xiàn)的核心;針對(duì)這一核心問題,充分利用現(xiàn)代VLSI設(shè)計(jì)中的流水線技術(shù)與并行陣列技術(shù)以及FPGA的優(yōu)良性能和豐富資源,在時(shí)間上采用同步流水結(jié)構(gòu)、空間上采用并行陣列形式,將速度和容量問題統(tǒng)一為數(shù)據(jù)的高速生成問題;給出了系統(tǒng)總體設(shè)計(jì)思想,該方案不需要大容量存儲(chǔ)器單元,大大減少模擬器復(fù)雜度;對(duì)原始回波數(shù)據(jù)實(shí)時(shí)生成模塊的各主要單元給出了結(jié)構(gòu)并進(jìn)行了仿真,結(jié)果表明FPGA可以滿足課題設(shè)計(jì)要求;同時(shí),對(duì)該模擬器片上系統(tǒng)的實(shí)現(xiàn)、增強(qiáng)人機(jī)交互性,給出了人機(jī)界面的設(shè)計(jì)思路。  分析指出了點(diǎn)目標(biāo)原始回波數(shù)據(jù)實(shí)時(shí)生成模塊通過并行擴(kuò)展即可實(shí)現(xiàn)多點(diǎn)目標(biāo)的原始回波數(shù)據(jù)實(shí)時(shí)生成;最后對(duì)復(fù)雜場(chǎng)景目標(biāo)模擬器的實(shí)現(xiàn)進(jìn)行了構(gòu)思,指出了傳統(tǒng)方案在改進(jìn)的基礎(chǔ)上實(shí)現(xiàn)高分辨率視頻模擬器的可行性。本文首次提出以FPGA實(shí)現(xiàn)高分辨率合成孔徑雷達(dá)原始回波數(shù)據(jù)實(shí)時(shí)生成的思想,為國內(nèi)業(yè)界在此方向做了一些理論和實(shí)踐上的有益探索,對(duì)于國內(nèi)高分辨率合成孔徑雷達(dá)的研制具有一定的實(shí)際意義。

    標(biāo)簽: FPGA 高分辨率 合成孔徑 雷達(dá)視頻

    上傳時(shí)間: 2013-04-24

    上傳用戶:阿四AIR

  • 基于提升機(jī)構(gòu)的二維離散小波的FPGA設(shè)計(jì)

    在衛(wèi)星遙感設(shè)備中,隨著遙感技術(shù)的發(fā)展和對(duì)傳輸式觀測(cè)衛(wèi)星遙感圖像質(zhì)量要求的不斷提高,航天遙感圖像的分辨率和采樣率也越來越高,由此引起高分辨率遙感圖像數(shù)據(jù)存儲(chǔ)量和傳輸數(shù)據(jù)量的急劇增長,然而衛(wèi)星信道帶寬有限。為了盡量保持高分辨率遙感圖像所具有的信息,必須解決輸入數(shù)據(jù)碼率和傳輸信道帶寬之間的矛盾。所以星載高分辨率遙感圖像數(shù)據(jù)的高保真、實(shí)時(shí)、大壓縮比壓縮技術(shù)就成了解決這一矛盾的關(guān)鍵技術(shù)。FPGA器件為實(shí)現(xiàn)數(shù)據(jù)壓縮提供了一種壓縮算法的硬件實(shí)現(xiàn)的一個(gè)理想的平臺(tái)。FPGA器件集成度高,體積小,通過用戶編程實(shí)現(xiàn)專門應(yīng)用的功能。它允許電路設(shè)計(jì)者利用基于計(jì)算機(jī)的開發(fā)平臺(tái),經(jīng)過設(shè)計(jì)輸入,仿真,測(cè)試和校驗(yàn),直到達(dá)到預(yù)期的結(jié)果,減少了開發(fā)周期。小波變換能夠適應(yīng)現(xiàn)代圖像壓縮所需要的如多分辨率、多層質(zhì)量控制等要求,在較大壓縮比下,小波圖像壓縮質(zhì)量明顯好于DCT變換,因此小波變換成為新一代壓縮標(biāo)準(zhǔn)JPEG2000的核心算法。同時(shí),小波變換的提升算法結(jié)構(gòu)簡單,能夠?qū)崿F(xiàn)快速算法,有利于硬件實(shí)現(xiàn),因此提升小波變換對(duì)于采用FPGA或ASIC來實(shí)現(xiàn)圖像變換來說是很好的選擇。本文針對(duì)衛(wèi)星遙感圖像的數(shù)據(jù)流,主要研究可以對(duì)衛(wèi)星圖像進(jìn)行實(shí)時(shí)二維小波變換的方案。針對(duì)提升小波變換的VLSI結(jié)構(gòu)和FPGA設(shè)計(jì)中的關(guān)鍵技術(shù),從邊界延拓、濾波器結(jié)構(gòu)、整數(shù)小波、定點(diǎn)運(yùn)算、原位運(yùn)算等方面進(jìn)行了研究和討論,并且完成了針對(duì)衛(wèi)星遙感圖像的分塊二維9/7提升小波變換的FPGA實(shí)現(xiàn)。采用VerIlog語言對(duì)設(shè)計(jì)進(jìn)行了仿真驗(yàn)證,并將仿真結(jié)果同matlab仿真結(jié)果進(jìn)行了比較,比較結(jié)果表明該方案能實(shí)現(xiàn)對(duì)衛(wèi)星遙感圖像數(shù)據(jù)流的二維提升小波變換的功能。同時(shí)QuartusII綜合結(jié)果也表明,系統(tǒng)時(shí)鐘能夠工作在很高的頻率,可以滿足高速實(shí)時(shí)對(duì)衛(wèi)星圖像的小波變換處理。

    標(biāo)簽: FPGA 提升機(jī) 二維 離散小波

    上傳時(shí)間: 2013-06-15

    上傳用戶:00.00

  • JPEG2000標(biāo)準(zhǔn)中算術(shù)編碼的FPGA設(shè)計(jì)與碼率控制算法的研究

    JPEG2000是由ISO/ITU-T組織下的IECJTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標(biāo)準(zhǔn),其優(yōu)良的壓縮特性使得它將具有廣泛的應(yīng)用領(lǐng)域。JPEG2000算法非常復(fù)雜,圖像編碼過程占用了大量的處理器時(shí)間開銷和內(nèi)存開銷,因而通過對(duì)JPEG2000算法進(jìn)行優(yōu)化并采用硬件電路來實(shí)現(xiàn)JPEG2000標(biāo)準(zhǔn)的部分或全部內(nèi)容,對(duì)加快編碼速度從而擴(kuò)展其應(yīng)用領(lǐng)域有重要的意義。 本文的研究主要包括兩方面的內(nèi)容,其一是JPEG2000算術(shù)編碼器算法的研究與硬件設(shè)計(jì),其二是JPEG2000碼率控制算法的研究與優(yōu)化算法的設(shè)計(jì)。在研究算術(shù)編碼器過程中,首先研究了JPEG2000中基于上下文的MQ算術(shù)編碼器的編碼原理和編碼流程,之后采用有限狀態(tài)機(jī)和二級(jí)流水線技術(shù),并在不影響關(guān)鍵路徑的情況下通過對(duì)算術(shù)編碼步驟優(yōu)化采用硬件描述語言對(duì)算術(shù)編碼器進(jìn)行了設(shè)計(jì),并通過了功能仿真與綜合。實(shí)驗(yàn)證明該設(shè)計(jì)不但編碼速度快,而且流水線短,硬件設(shè)計(jì)的復(fù)雜度低且易于控制。 在研究碼率控制算法過程中,首先結(jié)合率失真理論建立了算法的數(shù)學(xué)模型,并驗(yàn)證了該算法的有效性,之后深入分析了該數(shù)學(xué)模型的實(shí)現(xiàn)流程,找出影響算法效率的關(guān)鍵路徑。在對(duì)算法優(yōu)化時(shí)采用黃金分割點(diǎn)算法代替原來的二分查找法,并使用了碼塊R-D斜率最值記憶和碼率誤差控制算法。實(shí)驗(yàn)證明,采用優(yōu)化算法在增加少量系統(tǒng)資源的情況下使得計(jì)算效率提高了60%以上。之后,分析了率失真理論與JPEG2000中PCRD-opt算法的具體實(shí)現(xiàn),又提出了一種失真更低的比特分配方案,即按照“失真/碼長”值從大到小通道編碼順序進(jìn)行編碼,通過對(duì)該算法的仿真驗(yàn)證,得出在固定碼率條件下新算法將產(chǎn)生更少的失真。

    標(biāo)簽: JPEG 2000 FPGA 標(biāo)準(zhǔn)

    上傳時(shí)間: 2013-07-13

    上傳用戶:long14578

  • 星載SAR高速FPGA預(yù)處理板的研制

    合成孔徑雷達(dá)的實(shí)時(shí)信號(hào)處理系統(tǒng),可以分成相對(duì)獨(dú)立的幾個(gè)階段,即A/D變換和緩存、距離向預(yù)處理器、方位向預(yù)處理器、距離向壓縮處理、轉(zhuǎn)置存儲(chǔ)器、方位向壓縮處理、逆轉(zhuǎn)置存儲(chǔ)器.合成孔徑雷達(dá)預(yù)處理的目的,就是緩解高處理數(shù)據(jù)率和低傳輸數(shù)據(jù)率的矛盾,使得在不太影響成像質(zhì)量的前提下,盡量減少傳輸?shù)臄?shù)據(jù)率,有利于后續(xù)處理的硬件實(shí)現(xiàn),做到實(shí)時(shí)處理.論文結(jié)合電子所合成孔徑雷達(dá)實(shí)時(shí)成像處理系統(tǒng),設(shè)計(jì)開發(fā)了基于Xilinx Virtex-E FPGA的星載SAR高速預(yù)處理板,該信號(hào)處理板處理能力強(qiáng),結(jié)構(gòu)緊湊,運(yùn)行效率高;其硬件電路的設(shè)計(jì)思路和結(jié)構(gòu)形式有很強(qiáng)的通用性和使用價(jià)值.論文重點(diǎn)研究了預(yù)處理的核心部分—固定系數(shù)FIR濾波器的設(shè)計(jì)問題.而固定系數(shù)FIR濾波器的實(shí)現(xiàn)問題的重點(diǎn)又是FPGA內(nèi)部的固定系數(shù)FIP濾波器實(shí)現(xiàn)問題,針對(duì)FPGA內(nèi)部的查找表資源,我們選擇目前流行的分布式算法來實(shí)現(xiàn)FIR濾波器的設(shè)計(jì).對(duì)比于預(yù)處理器中其他濾波器設(shè)計(jì)方案,基于FPGA分布式算法的FIR濾波器的設(shè)計(jì),避免了乘累加運(yùn)算,提高了系統(tǒng)運(yùn)行的速度并且節(jié)省了大量的FPGA資源.并且由于FPGA可編程的特性,所以可以靈活的改變?yōu)V波器的系數(shù)和階數(shù).所設(shè)計(jì)的電路簡單高速,工作正常、可靠,完全滿足了預(yù)處理器設(shè)計(jì)的技術(shù)要求.隨著超大規(guī)模集成電路技術(shù),高密度存儲(chǔ)器技術(shù),計(jì)算機(jī)技術(shù)的發(fā)展,一個(gè)全數(shù)字化的機(jī)載實(shí)時(shí)成像處理系統(tǒng)的研制,已經(jīng)不是非常困難的事情了.而在現(xiàn)有條件下,全數(shù)字化的高分辨率星載實(shí)時(shí)成像處理系統(tǒng)的研制,將是一個(gè)非常具有挑戰(zhàn)意義的課題,論文以星載SAR的預(yù)處理器設(shè)計(jì)為例,拋磚引玉,希望對(duì)未來全數(shù)字化星載實(shí)時(shí)成像處理系統(tǒng)的研制起到一定參考價(jià)值.

    標(biāo)簽: FPGA SAR 星載 預(yù)處理

    上傳時(shí)間: 2013-07-03

    上傳用戶:lanhuaying

  • 帶碼率控制的近無損圖像壓縮

    數(shù)字圖像的壓縮是解決圖像數(shù)據(jù)量大、存儲(chǔ)和傳輸困難的基本措施。圖像壓縮的方法很多,一般可分為有損壓縮和無損壓縮兩大類。有損壓縮允許一定程度的信息丟失,在滿足實(shí)際應(yīng)用的條件下能夠取得較高的壓縮比;無損壓縮不允許信息丟失,但是壓縮比難以提高。在醫(yī)學(xué)圖像、遙感圖像等應(yīng)用領(lǐng)域,對(duì)于圖像的壓縮比和失真度都有著較高要求,因此需要采用近無損壓縮的方法。近無損壓縮是有損壓縮和無損壓縮的一個(gè)折衷,允許一定的失真,能夠獲得高保真還原圖像的同時(shí),得到比無損壓縮更高的壓縮比。 JPEG-LS是連續(xù)色調(diào)靜止圖像無損和近無損壓縮的國際標(biāo)準(zhǔn),算法復(fù)雜度低,壓縮性能優(yōu)越,但是JPEG-LS對(duì)不同圖像壓縮時(shí)壓縮比不可控制。本文在研究JPEG-LS近無損圖像壓縮算法的基礎(chǔ)上,針對(duì)具體應(yīng)用背景,提出了一種基于塊的近無損壓縮方法。進(jìn)一步利用圖像局部紋理特性分析,對(duì)不同特性的區(qū)域容忍不同的信息丟失程度,實(shí)現(xiàn)了對(duì)圖像壓縮的碼率控制。針對(duì)某工程應(yīng)用中的具體要求,我們以FPGA為平臺(tái),采用Verilog HDL語言對(duì)改進(jìn)算法進(jìn)行了硬件實(shí)現(xiàn)。 實(shí)驗(yàn)結(jié)果證明,這種基于塊的具有碼率控制的近無損圖像壓縮算法,在實(shí)現(xiàn)較為精確的碼率控制的同時(shí),能夠獲得較高的還原圖像質(zhì)量,而且硬件實(shí)現(xiàn)復(fù)雜度低,能夠滿足對(duì)圖像的實(shí)時(shí)壓縮要求。

    標(biāo)簽: 碼率控制 圖像壓縮

    上傳時(shí)間: 2013-06-18

    上傳用戶:zzbbqq99n

  • 高清視頻編解碼系統(tǒng)控制模塊設(shè)計(jì)

    在航空航天,遙感測(cè)量,安全防衛(wèi)以及家用影視娛樂等領(lǐng)域,要求能及時(shí)保存高清晰度的視頻信號(hào)供后期分析、處理、研究和欣賞。因此,研究一套處理速度快,性能可靠,使用方便,符合行業(yè)相關(guān)規(guī)范的高清視頻編解碼系統(tǒng)是十分必要的。 本文首先介紹了高清視頻的發(fā)展歷史。并就當(dāng)前相關(guān)領(lǐng)域的發(fā)展闡述了高清視頻編解碼系統(tǒng)的設(shè)計(jì)思路,提出了可行的系統(tǒng)設(shè)計(jì)方案。基于H.264的高清視頻編碼系統(tǒng)對(duì)處理器的要求非常高,一般的DSP和通用處理器難以達(dá)到性能要求。本系統(tǒng)選擇富士通公司最新的專用視頻編解碼芯片MB86H51,實(shí)時(shí)編解碼分辨率達(dá)到1080p的高清視頻。芯片具有壓縮率高,功耗低,體積小等優(yōu)點(diǎn)。系統(tǒng)的控制設(shè)備由三塊FPGA芯片和ARM控制器共同完成。FPGA芯片分別負(fù)責(zé)視頻輸入輸出,碼流輸入輸出和主編解碼芯片的控制。ARM作為上層人機(jī)交互的控制器,向系統(tǒng)使用者提供操作界面,并與主控FPGA相連。方案實(shí)現(xiàn)了高清視頻的輸入,實(shí)時(shí)編碼和碼流存儲(chǔ)輸出等功能于一體,能夠編碼1080p的高清視頻并存儲(chǔ)在硬盤中。系統(tǒng)開發(fā)的工作難點(diǎn)在于FPGA的程序設(shè)計(jì)與調(diào)試工作。其次,詳細(xì)介紹了FPGA在系統(tǒng)中的功能實(shí)現(xiàn),使用的方法和程序設(shè)計(jì)。使用VHDL語言編程實(shí)現(xiàn)I2C總線接口和接口控制功能,利用stratix系列FPGA內(nèi)置的M4K快速存儲(chǔ)單元實(shí)現(xiàn)128K的命令存儲(chǔ)ROM,并對(duì)設(shè)計(jì)元件模塊化,方便今后的功能擴(kuò)展。編程實(shí)現(xiàn)了PIO模式的硬盤讀寫和SDRAM接口控制功能,實(shí)現(xiàn)高速的數(shù)據(jù)存儲(chǔ)功能。利用時(shí)序狀態(tài)機(jī)編程實(shí)現(xiàn)主芯片編解碼控制功能,完成編解碼命令的發(fā)送和狀態(tài)讀取,并對(duì)設(shè)計(jì)思路,調(diào)試結(jié)果和FPGA資源使用情況進(jìn)行分析。著重介紹設(shè)計(jì)中用到的最新芯片及其工作方式,分析設(shè)計(jì)過程中使用的最新技術(shù)和方法。有很強(qiáng)的實(shí)用價(jià)值。最后,論文對(duì)系統(tǒng)就不同的使用情況提出了可供改進(jìn)的方案,并對(duì)與高清視頻相關(guān)的關(guān)鍵技術(shù)作了分析和展望。

    標(biāo)簽: 高清視頻 編解碼 系統(tǒng)控制 模塊設(shè)計(jì)

    上傳時(shí)間: 2013-07-26

    上傳用戶:shanml

  • 基于FPGA的高分辨率圖像采集卡

    隨著計(jì)算機(jī)科學(xué)和視頻技術(shù)的廣泛發(fā)展,數(shù)字圖像采集在電子通信與信息處理領(lǐng)域得到了廣泛的應(yīng)用,例如廣播電視的數(shù)字化、網(wǎng)絡(luò)視頻、監(jiān)視監(jiān)控系統(tǒng)等. 視頻圖像采集卡作為計(jì)算機(jī)視頻應(yīng)用的前端設(shè)備,承擔(dān)著模擬視頻信號(hào)向數(shù)字視頻信號(hào)轉(zhuǎn)換的任務(wù),在多媒體時(shí)代占據(jù)著重要的位置.設(shè)計(jì)一種功能靈活,使用方便,便于嵌入到系統(tǒng)中的視頻信號(hào)采集電路具有重要的實(shí)用意義. 本文首先介紹數(shù)字圖像采集系統(tǒng)的發(fā)展現(xiàn)狀和前景,提出了本次設(shè)計(jì)的目標(biāo): 完成基于PCI總線的高分辨率圖像采集卡設(shè)計(jì).然后簡單介紹了本次設(shè)計(jì)用到的基本理論:數(shù)據(jù)采集理論,特別說明了采樣和量化的定義與區(qū)別,以及量化的幾種方式和量化與AD技術(shù)之間的關(guān)系. 圖像采集系統(tǒng)的基本構(gòu)成,是以數(shù)字信號(hào)處理器為核心,控制外圍的A/D、D/A轉(zhuǎn)換器和外圍存儲(chǔ)器.本文對(duì)比了當(dāng)下流行的DSP芯片和IFPGA芯片作為數(shù)字處理核心的優(yōu)缺點(diǎn),并根據(jù)系統(tǒng)實(shí)際需要,選用FPGA作為數(shù)字信號(hào)處理器.然后列舉了幾款常用A/D視頻芯片,還介紹了SDRAM控制的基本流程,最后提出了系統(tǒng)的整體設(shè)計(jì)方案. 圖像采集卡的硬件設(shè)計(jì)分為A/D前端模擬通道設(shè)計(jì)和FPGA數(shù)字信號(hào)傳輸及外圍電路設(shè)計(jì).本文重點(diǎn)介紹了A/D芯片外圍電路連接和使用方法,對(duì)PCI總線和它的控制電路也做了詳細(xì)闡述.對(duì)圖像采集卡的PCB布局布線也有詳細(xì)說明. 圖像采集卡FPGA內(nèi)部程序構(gòu)成也是本文的一個(gè)重點(diǎn).本次的程序設(shè)計(jì)主要分為數(shù)據(jù)采集模塊,即與A/D接口模塊,數(shù)據(jù)暫存模塊,即SDRAM讀寫控制模塊,數(shù)據(jù)處理模塊和數(shù)據(jù)傳輸模塊,即PCI控制模塊.重點(diǎn)在于對(duì)的SDRAM的連續(xù)讀寫控制和各個(gè)模塊間的協(xié)調(diào)工作.說明了.A/D采集數(shù)據(jù)從接收到存儲(chǔ)詳細(xì)過程,以及對(duì)SDRAM讀寫狀態(tài)機(jī)和PCI總線的操控. 最后介紹了硬件調(diào)試和FPGA程序驗(yàn)證結(jié)果.詳細(xì)說明了以Modelsim為平臺(tái)的前端功能仿真和后端時(shí)序仿真,以及以SignalTapⅡ?yàn)槠脚_(tái),程序下載到FPGA中進(jìn)行的實(shí)時(shí)驗(yàn)證.結(jié)果表明整個(gè)圖像采集系統(tǒng)基本達(dá)到了系統(tǒng)設(shè)計(jì)中所給出的性能指標(biāo),證明了整個(gè)系統(tǒng)設(shè)計(jì)的正確性和合理性.

    標(biāo)簽: FPGA 高分辨率 圖像采集卡

    上傳時(shí)間: 2013-04-24

    上傳用戶:amandacool

  • 基于FPGA的頻率域MPEG2碼率轉(zhuǎn)換

    近年來,隨著網(wǎng)絡(luò)技術(shù)的發(fā)展和視頻編碼標(biāo)準(zhǔn)受到廣泛接受,視頻點(diǎn)播、視頻流和遠(yuǎn)程教育等基于網(wǎng)絡(luò)的多媒體業(yè)務(wù)逐漸普及。為了對(duì)擁有不同終端資源,不同接入網(wǎng)絡(luò)以及不同興趣的用戶提供靈活的多媒體數(shù)據(jù)訪問服務(wù),多媒體數(shù)據(jù)的內(nèi)容需要根據(jù)應(yīng)用環(huán)境動(dòng)態(tài)調(diào)整,轉(zhuǎn)碼正是實(shí)現(xiàn)這一挑戰(zhàn)性任務(wù)的關(guān)鍵技術(shù)之一。 視頻轉(zhuǎn)碼對(duì)時(shí)間的要求非常苛刻,以至于用高速的通用微處理器芯片也無法在規(guī)定的時(shí)間內(nèi)完成必要的運(yùn)算。因此,必須為這樣的運(yùn)算設(shè)計(jì)一個(gè)專用的高速硬線邏輯電路,在高速FPGA器件上實(shí)現(xiàn)或制成高速專用集成電路。用高密度的FPGA來構(gòu)成完成轉(zhuǎn)碼算法所需的電路系統(tǒng),實(shí)現(xiàn)專用集成電路的功能,因其成本低、設(shè)計(jì)周期短、功耗小、可靠性高、使用靈活等優(yōu)點(diǎn)而成為適合本課題的最佳選擇。 本文根據(jù)MPEG-2中可變長編碼(VLC)理論,采用了兩級(jí)查找表減少了VLC存儲(chǔ)空間的使用,完成VLC編碼的實(shí)現(xiàn)。根據(jù)MPEG-2中關(guān)于System Packet的定義,針對(duì)FPGA可實(shí)現(xiàn)性,以空間換取復(fù)雜度的減少,實(shí)現(xiàn)了PES包的打包模塊。根據(jù)MPEG-2相應(yīng)的轉(zhuǎn)碼理論,完成了對(duì)系統(tǒng)解碼模塊相應(yīng)的連接和調(diào)試,對(duì)解碼模塊以真實(shí)的bit流進(jìn)行了貼近板級(jí)的情況的仿真。根據(jù)MPEG-2中TM5的算法的局限性,分析得出只需要對(duì)P幀進(jìn)行相應(yīng)處理即可改進(jìn)場(chǎng)景變換對(duì)視頻質(zhì)量的影響,完成對(duì)TM5的算法的改進(jìn)。通過性能估算和電路仿真,各模塊的吞吐率能夠滿足轉(zhuǎn)碼系統(tǒng)的要求。

    標(biāo)簽: MPEG2 FPGA 頻率 碼率

    上傳時(shí)間: 2013-07-22

    上傳用戶:shinesyh

主站蜘蛛池模板: 静安区| 西峡县| 会理县| 新巴尔虎右旗| 星子县| 深圳市| 明水县| 吉安市| 汨罗市| 莒南县| 昌邑市| 容城县| 巴里| 淮滨县| 玉林市| 建德市| 沽源县| 香格里拉县| 岑溪市| 且末县| 长春市| 宁南县| 城市| 刚察县| 睢宁县| 土默特右旗| 肥东县| 武邑县| 波密县| 韩城市| 黑山县| 锦州市| 江陵县| 额尔古纳市| 铁岭市| 凤城市| 南乐县| 辰溪县| 蛟河市| 泽普县| 大洼县|