java數(shù)學(xué)小遊戲 很好玩的喲 學(xué)習(xí)與娛樂并存
上傳時(shí)間： 2016-08-11
上傳用戶：qq1604324866
拉格朗日插值 用拉格朗日插值來(lái)計(jì)算函數(shù)值 使用說明： 一般的使用過程： 1、修改輸入數(shù)據(jù) input3.txt 2、編輯源文件 55.c 55.c為主函數(shù)，調(diào)用了子函數(shù)lag.c。 3、編譯程序 55.bat 4、運(yùn)行 55.exe
上傳時(shí)間： 2014-01-11
上傳用戶：pinksun9
這是關(guān)于拉格朗日插值的C程序 用于計(jì)算在某點(diǎn)的函數(shù)值
標(biāo)簽： 插值 C程序 函數(shù)值 計(jì)算
上傳時(shí)間： 2013-12-09
上傳用戶：Avoid98
資料壓縮技術(shù)與應(yīng)用-變動(dòng)長(zhǎng)度編碼壓縮及解壓縮(Run Length Encoding) 整數(shù)採(cǎi)用固定長(zhǎng)度一個(gè)位元組表示法 對(duì)於只出現(xiàn)一次的位元組S亦用iS取代
標(biāo)簽： Encoding Length Run 表示法
上傳時(shí)間： 2016-08-15
上傳用戶：GavinNeko
資料壓縮技術(shù)與應(yīng)用-變動(dòng)長(zhǎng)度編碼壓縮(Run Length Encoding)~ 整數(shù)採(cǎi)用固定長(zhǎng)度一個(gè)位元組表示法~ 對(duì)於只出現(xiàn)一次的位元組S亦用iS取代~
標(biāo)簽： Encoding Length Run 表示法
上傳時(shí)間： 2016-08-15
上傳用戶：asdfasdfd
OPEN-JTAG ARM JTAG 測(cè)試原理 1 前言 本篇報(bào)告主要介紹ARM JTAG測(cè)試的基本原理。基本的內(nèi)容包括了TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的介紹，在此基礎(chǔ)上，結(jié)合ARM7TDMI詳細(xì)介紹了的JTAG測(cè)試原理。 2 IEEE Standard 1149.1 - Test Access Port and Boundary-Scan Architecture 從IEEE的JTAG測(cè)試標(biāo)準(zhǔn)開始，JTAG是JOINT TEST ACTION GROUP的簡(jiǎn)稱。IEEE 1149.1標(biāo)準(zhǔn)最初是由JTAG這個(gè)組織提出，最終由IEEE批準(zhǔn)並且標(biāo)準(zhǔn)化，所以，IEEE 1149.1這個(gè)標(biāo)準(zhǔn)一般也俗稱JTAG測(cè)試標(biāo)準(zhǔn)。 接下來(lái)介紹TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的基本架構(gòu)。
標(biāo)簽： JTAG BOUNDARY-SCAN OPEN-JTAG ARM
上傳時(shí)間： 2016-08-16
上傳用戶：sssl
FFT代原碼為C++需要測(cè)過才能用，所有檔案階完整
標(biāo)簽： FFT
上傳時(shí)間： 2016-08-17
上傳用戶：zhanditian
在做2維度樣本分類的過程中,若我們能事先畫出訓(xùn)練樣本在空間中的分散情形,這將有助於我們?cè)谠O(shè)定SVM分類器的參數(shù)C的取值範(fàn)圍. 例如:若畫出的訓(xùn)練樣本的散佈較分散,我們可以得知此時(shí)採(cǎi)用的參數(shù)值可以取在較大的範(fàn)圍. 所以本程式也是讓想要畫出資料樣本在平面的散佈情形者之一各可行工具.
上傳時(shí)間： 2016-08-19
上傳用戶：sy_jiadeyi
做數(shù)值方法中LeastSquare的繪圖
標(biāo)簽： LeastSquare
上傳時(shí)間： 2016-08-26
上傳用戶：love1314
一篇來(lái)自臺(tái)灣中華大學(xué)的論文--《無(wú)線射頻系統(tǒng)標(biāo)簽晶片設(shè)計(jì)》，彩色版。其摘要為：本論文討論使用於無(wú)線射頻辨識(shí)系統(tǒng)(RFID)之標(biāo)籤晶片系統(tǒng)的電路設(shè)計(jì)和晶片製作，初步設(shè)計(jì)標(biāo)籤晶片的基本功能，設(shè)計(jì)流程包含數(shù)位軟體及功能的模擬、基本邏輯閘及類比電路的設(shè)計(jì)與晶片電路的佈局考量。 論文的第一部份是序論、射頻辨識(shí)系統(tǒng)的規(guī)劃、辨識(shí)系統(tǒng)的規(guī)格介紹及制定，而第二部份是標(biāo)籤晶片設(shè)計(jì)、晶片量測(cè)、結(jié)論。 電路的初步設(shè)計(jì)功能為:使用電容作頻率緩衝的Schmitt trigger Clock、CRC-16的錯(cuò)誤偵測(cè)編碼、Manchester編碼及使用單一電路做到整流、振盪及調(diào)變的功能，最後完成晶片的實(shí)作。
上傳時(shí)間： 2016-08-27
上傳用戶：tb_6877751
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
