隨著微電子技術(shù)的發(fā)展，國內(nèi)外紅外成像技術(shù)也得到了廣泛的應(yīng)用和研究。各國軍方針對現(xiàn)代戰(zhàn)爭和未來信息戰(zhàn)的新形勢，對熱成像技術(shù)提出了更高的要求，希望今后能研制出性能更佳、體積更小、分辨率和靈敏度更高、作用距離更遠(yuǎn)、價格更低的紅外成像系統(tǒng)。 CCD 成像系統(tǒng)的關(guān)鍵技術(shù)是 CCD 器件設(shè)計和圖像處理。本課題通過對CCD 圖像處理技術(shù)的研究，采用嵌入式 Nios Ⅱ+FPGA 的工作方式，充分發(fā)揮嵌入式 Nios Ⅱ處理器靈活性和 FPGA 處理速度快的優(yōu)點，構(gòu)建出結(jié)構(gòu)靈活、處理速度高以及功能完善的圖像處理系統(tǒng)。該系統(tǒng)能同時實時實現(xiàn)兩點校正算法、加權(quán)濾波算法、對比度增強(qiáng)算法以及疵點補償?shù)榷囗椆δ堋?本系統(tǒng)成功應(yīng)用于國內(nèi)某研究所研制的目前國內(nèi)最大型面陣 (PtSi 512×512) CCD 焦平面探測器成像組件中，得到了良好的成像效果；同時，由該處理系統(tǒng)構(gòu)成的 InGaAs 成像組件也處于國內(nèi)領(lǐng)先水平。從長遠(yuǎn)來看，該項技術(shù)應(yīng)用于中電 44 所多種成像組件項目的研究中，推動了 PtSi 256×256、PtSi 512×512 焦平面探測器成像組件以及 4096×96TDI CCD 成像組件的工程化應(yīng)用進(jìn)程。
上傳時間： 2013-05-22
上傳用戶：元宵漢堡包
提出通過對分塊圖像的DCT 系數(shù)進(jìn)行動態(tài)范圍壓縮來改進(jìn)傳統(tǒng)的基于DCT 變換的圖像自嵌入水印算法，并結(jié)合灰度變換函數(shù)與JPEG 標(biāo)準(zhǔn)量化表重新設(shè)計了DCT 系數(shù)碼長分配表，大幅度提升了量化過程保留的圖
上傳時間： 2013-07-28
上傳用戶：小鵬
本文研究了藍(lán)牙的跳頻算法，結(jié)合SystemView和Matlab兩種軟件，對其跳頻內(nèi)核進(jìn)行仿真和分析。同時，對一種特別用于藍(lán)牙的跳頻改進(jìn)方案——鏈路狀態(tài)歷史紀(jì)錄表的方法進(jìn)行研究。關(guān)鍵字： 藍(lán)牙
標(biāo)簽： 藍(lán)牙 技術(shù)研究 改進(jìn)算法 跳頻
上傳時間： 2013-07-06
上傳用戶：小草123
隨著圖像分辨率的越來越高，軟件實現(xiàn)的圖像處理無法滿足實時性的需求；同時FPGA等可編程器件的快速發(fā)展使得硬件實現(xiàn)圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內(nèi)外的一個熱門領(lǐng)域。 本文在FPGA平臺上，用Verilog HDL實現(xiàn)了一個研究圖像處理算法的可重復(fù)配置的硬件模塊架構(gòu)，架構(gòu)包括PC機(jī)預(yù)處理和通信軟件，控制模塊，計算單元，存儲器模塊和通信適配模塊五個部分。其中的計算模塊負(fù)責(zé)具體算法的實現(xiàn)，根據(jù)不同的圖像處理算法可以獨立實現(xiàn)。架構(gòu)為計算模塊實現(xiàn)了一個可添加、移出接口，不同的算法設(shè)計只要符合該接口就可以方便的加入到模塊架構(gòu)中來進(jìn)行調(diào)試和運行。 在硬件架構(gòu)的基礎(chǔ)上本文實現(xiàn)了排序濾波，中值濾波，卷積運算及高斯濾波，形態(tài)學(xué)算子運算等經(jīng)典的圖像處理算法。討論了FPGA的圖像處理算法的設(shè)計方法及優(yōu)化策略，通過性能分析，F(xiàn)PGA實現(xiàn)圖像處理在時間上比軟件處理有了很大的提高；通過結(jié)果的比較，發(fā)現(xiàn)FPGA的處理結(jié)果達(dá)到了軟件處理幾乎同等的效果水平。最后本文在實現(xiàn)較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進(jìn)，提高了算法的可用性，同時為進(jìn)一步的研究提供了更加便利的平臺。 整個設(shè)計都是在ISE8.2和ModelSim第三方仿真軟件環(huán)境下開發(fā)的，在xilinx的Spartan-3E XC3S500E硬件平臺上實現(xiàn)。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結(jié)合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實現(xiàn)FPGA為核心處理芯片的實時圖像處理系統(tǒng)有著積極的作用。
上傳時間： 2013-05-30
上傳用戶：水瓶kmoon5
由于旋轉(zhuǎn)變壓器的高精度高可靠性等特點，廣泛的應(yīng)用于如航空、航天、船舶、兵器、雷達(dá)、通訊等領(lǐng)域。旋轉(zhuǎn)變壓器輸出模擬量交流信號，經(jīng)過數(shù)字處理轉(zhuǎn)換為數(shù)字角度信號才能進(jìn)入計算機(jī)或其他控制系統(tǒng)，而這種數(shù)字處理比較復(fù)雜，采用專用的旋轉(zhuǎn)變壓器解碼芯片想達(dá)到理想的精度通常需要較高的成本，限制了它在其他領(lǐng)域的應(yīng)用。傳統(tǒng)的角測量系統(tǒng)面臨的問題有：體積、重量、功耗偏大，調(diào)試、誤差補償試驗復(fù)雜，費用較高。 現(xiàn)場可編程門陣列(FPGA)是近年來迅速發(fā)展起來的新型可編程器件。隨著它的不斷應(yīng)用和發(fā)展，也使電子設(shè)計的規(guī)模和集成度不斷提高。同時也帶來了電子系統(tǒng)設(shè)計方法和設(shè)計思想的不斷推陳出新。 本文的目的是研究利用FPGA實現(xiàn)旋轉(zhuǎn)變壓器的硬件解碼算法，設(shè)計基于FPGA的旋轉(zhuǎn)變壓器解碼系統(tǒng)。 在本文所設(shè)計的系統(tǒng)中，通過FPGA芯片產(chǎn)生旋轉(zhuǎn)變壓器的激勵信號，再控制A/D轉(zhuǎn)換器對旋轉(zhuǎn)變壓器的模擬信號的數(shù)據(jù)進(jìn)行采樣和轉(zhuǎn)換，并對轉(zhuǎn)換完的數(shù)據(jù)進(jìn)行濾波處理，使用基于CORDIC算法流水線結(jié)構(gòu)設(shè)計的反正切函數(shù)模塊解算出偏轉(zhuǎn)角θ，最后通過串行口將解算的偏差角數(shù)據(jù)輸出。本文還分析了該系統(tǒng)誤差產(chǎn)生的原因和提高系統(tǒng)精度的方法。 實驗結(jié)果表明，本文所設(shè)計的旋轉(zhuǎn)變壓器解碼器的硬件組成和軟件實現(xiàn)基本能夠較精確的完成上述的信號轉(zhuǎn)換和數(shù)據(jù)運算。
標(biāo)簽： FPGA 旋轉(zhuǎn)變壓器 解碼 算法
上傳時間： 2013-05-23
上傳用戶：gdgzhym
遺傳算法是基于自然選擇的一種魯棒性很強(qiáng)的解決問題方法。遺傳算法已經(jīng)成功地應(yīng)用于許多難優(yōu)化問題，現(xiàn)已成為尋求滿意解的最佳工具之一。然而，較慢的運行速度也制約了其在一些實時性要求較高場合的應(yīng)用。利用硬件實現(xiàn)遺傳算法能夠充分發(fā)揮硬件的并行性和流水線的特點，從而在很大程度上提高算法的運行速度。 本文對遺傳算法進(jìn)行了理論介紹和分析，結(jié)合硬件自身的特點，選用了適合硬件化的遺傳算子，設(shè)計了標(biāo)準(zhǔn)遺傳算法硬件框架；為了進(jìn)一步利用硬件自身的并行特性，同時提高算法的綜合性能，本文還對現(xiàn)有的一些遺傳算法的并行模型進(jìn)行了研究，討論了其各自的優(yōu)缺點及研究現(xiàn)狀，并在此基礎(chǔ)上提出一種適合硬件實現(xiàn)的粗粒度并行遺傳算法。 我們構(gòu)建的基于FPGA構(gòu)架的標(biāo)準(zhǔn)遺傳算法硬件框架，包括初始化群體、適應(yīng)度計算、選擇、交叉、變異、群體存儲和控制等功能模塊。文中詳細(xì)分析了各模塊的功能和端口連接，并利用硬件描述語言編寫源代碼實現(xiàn)各模塊功能。經(jīng)過功能仿真、綜合、布局布線、時序仿真和下載等一系列步驟，實現(xiàn)在Altera的Cyclone系列FPGA上。并且用它嘗試解決一些函數(shù)的優(yōu)化問題，給出了實驗結(jié)果。這些硬件模塊可以被進(jìn)一步綜合映射到ASIC或做成IP核方便其他研究者調(diào)用。 最后，本文對硬件遺傳算法及其在函數(shù)優(yōu)化中的一些尚待解決的問題進(jìn)行了討論，并對本課題未來的研究進(jìn)行了展望。
標(biāo)簽： FPGA 算法 硬件 實現(xiàn)研究
上傳時間： 2013-07-22
上傳用戶：誰偷了我的麥兜
近年來，計算機(jī)圖形學(xué)應(yīng)用越來越廣泛，尤其是三維(3D)繪圖。3D繪圖使用3D模型和各種影像處理產(chǎn)生具有三維空間真實感的影像，應(yīng)用于虛擬真實情況以及多媒體的產(chǎn)品上，且多半是使用低成本的實時3D計算機(jī)繪圖技術(shù)為基礎(chǔ)。在初期3D圖形學(xué)剛起步時，由于圖形簡單，因此可以利用CPU來運算，但隨著圖形學(xué)技術(shù)的發(fā)展，所要繪制的圖形越來越復(fù)雜，這時如果單純依賴CPU來處理，不能達(dá)到實時的要求，因此需要專門的硬件來加速圖形處理，GPU(圖形處理單元)因此出現(xiàn)了。不過由于3D圖形加速硬件的復(fù)雜性和短壽命，這極大地提高了對硬件開發(fā)環(huán)境的需要。為了更好的對設(shè)計進(jìn)行更改和測試，不能僅僅用專門定制的方法來設(shè)計，需要其他的方：硬件描述語言(HDL)和FPGA。 隨著計算機(jī)繪圖規(guī)模的需要，借助輔助硬件資源，來提高圖形處理單元(GPU)處理速度的需求越來越普遍。自從15年前現(xiàn)場可編程門陣列(FPGA)開始出現(xiàn)以來，其在可編程硬件領(lǐng)域所起的作用越來越大。它們在速度、體積和速度方面都有了很大的提高。這意味著FPGA在以前只能使用專用硬件的場合越來越重要。其中一個應(yīng)用領(lǐng)域就是3D圖形渲染，在這個研究領(lǐng)域里人們正在利用具有可編程性能的FPGA來幫助改進(jìn)圖形處理單元(GPU)的性能。 能夠在廉價、可動態(tài)重新配置的FPGA上實現(xiàn)復(fù)雜算法來輔助硬件設(shè)計。本文的設(shè)計就是通過在FPGA上實現(xiàn)3維圖形幾何處理管線部分功能來提高圖形處理速度。具體實現(xiàn)中使用硬件描述語言(Verilog HDL)進(jìn)行邏輯設(shè)計，并發(fā)現(xiàn)問題解決問題。 本文主要特色如下： 1.針對幾何變換換子系統(tǒng)，提出一種硬件實現(xiàn)方案，該方案能對基本的幾何變換如：平移、縮放、旋轉(zhuǎn)和投影進(jìn)行操作。首先構(gòu)造出總體變換矩陣，隨后進(jìn)行矩陣乘法運算，再進(jìn)行投影變換，最后輸出變換座標(biāo)。提出一種脈動陣列結(jié)構(gòu)，用于兩個矩陣的乘法運算。找到一種快捷的方法來實現(xiàn)矩陣相乘，將能大大提高系統(tǒng)的效率。 2.對于3D圖形裁剪，文中描述了一種裁剪引擎，它能夠處理3D圖形中的裁剪、透視除法以及視口映射的功能。硬件實現(xiàn)的難度取決于裁剪算法的復(fù)雜程度。我們在Sutherland-Hodgman裁剪算法的基礎(chǔ)上提出一種新的裁剪算法，該算法通過去除冗余頂點以提高處理速度，同時利用編碼來判斷線段可見性的方法使得硬件實現(xiàn)變得很容易。 3.最后，我們在FPGA上實現(xiàn)了幾何變換以及三維裁剪，并與C語言的模擬結(jié)果對比發(fā)現(xiàn)結(jié)果正確，且三維裁剪能夠以3M個三角形/s的速度運行，滿足了圖形流水中的實時性要求。
上傳時間： 2013-04-24
上傳用戶：yerik
人體血液成份的無創(chuàng)檢測是生物醫(yī)學(xué)領(lǐng)域尚未攻克的前沿課題之一，動態(tài)光譜法在理論上克服了其它檢測方法難以逾越的障礙——個體差異和測量條件對檢測結(jié)果的影響。實現(xiàn)動態(tài)光譜檢測，其關(guān)鍵在于采集多波長的光電容積脈搏波信號，并對其進(jìn)行處理。針對動態(tài)光譜檢測中信號微弱、信噪比低、處理數(shù)據(jù)量大的特點，本文設(shè)計了基于FPGA和面陣CCD攝像頭的動態(tài)光譜數(shù)據(jù)采集與預(yù)處理系統(tǒng)，提高檢測精度，采集出滿足動態(tài)光譜信號提取要求的光電脈搏波；并對動態(tài)光譜頻域提取法的核心算法FFT的FPGA實現(xiàn)進(jìn)行研究。 課題提出用高靈敏度的面陣CCD攝像頭替代常規(guī)光柵光譜儀中的光電接收器，實現(xiàn)對多波長的光電容積脈搏波的檢測。結(jié)合面陣CCD的二維圖像特點，采用信號累加法去除噪聲，提高信號的信噪比。 創(chuàng)新性的提出一種不同于以往的信號累加方法——將處于同一行的視頻信號在采樣過程中直接累加，然后再進(jìn)行傳輸和存儲。不同于幀累加和異行累加，這種同行累加方式不但大大的提高了信號的信噪比，同時減小了數(shù)據(jù)的傳輸速度和傳輸量，降低了對存儲器容量的要求，改善了動態(tài)光譜信號檢測系統(tǒng)的性能。 針對面陣CCD攝像頭輸出的復(fù)合視頻信號的特點，設(shè)計視頻信號解調(diào)電路，得到高速、高精度的數(shù)字視頻信號和準(zhǔn)確的視頻同步信號，用于后續(xù)的視頻信號采集與處理。 根據(jù)動態(tài)光譜信號檢測和視頻信號采集的要求，選擇可編程邏輯器件FPGA作為硬件平臺，設(shè)計并實現(xiàn)了基于FPGA和面陣CCD攝像頭的光電脈搏波采集與預(yù)處理系統(tǒng)。該系統(tǒng)實現(xiàn)了視頻信號的精確定位，通過光譜信號的高速同行累加，實現(xiàn)了光電脈搏波信號的高精度檢測。系統(tǒng)采用基于FPGA的Nios II嵌入式處理器系統(tǒng)，通過對其應(yīng)用程序的開發(fā)，可靠的實現(xiàn)了數(shù)據(jù)的采集、傳輸和存儲，提高了系統(tǒng)的集成度，降低了開發(fā)成本。 為實現(xiàn)動態(tài)光譜信號的頻域提取，研究了基于FPGA的FFT實現(xiàn)方案，對各關(guān)鍵模塊進(jìn)行設(shè)計，為動態(tài)光譜信號的進(jìn)一步處理打下良好的基礎(chǔ)。 最后，通過實驗證明了系統(tǒng)數(shù)據(jù)采集的正確性和信號預(yù)處理的可行性，得到了符合動態(tài)光譜信號提取要求的脈搏波信號。
標(biāo)簽： 動態(tài) 光譜數(shù)據(jù)采集 預(yù)處理
上傳時間： 2013-04-24
上傳用戶：cknck
隨著計算機(jī)運算速度的提高和計算機(jī)網(wǎng)絡(luò)的發(fā)展，基于離散對數(shù)問題和大整數(shù)因子分解問題的數(shù)字簽名算法越來越不能滿足信息安全的需要。為了滿足信息安全的要求，安全性依賴于橢圓曲線離散對數(shù)困難問題(ECDLP)的橢圓曲線密碼體制是當(dāng)前密碼學(xué)界研究的熱點之一。現(xiàn)有的求解ECDLP的算法都是全指數(shù)時間復(fù)雜度的算法。由于專用集成電路具有速度快、性能好、安全性高等優(yōu)勢，使得采用專用集成電路來實現(xiàn)橢圓曲線密碼體制己成為主要趨勢。因此，本課題著眼于應(yīng)用，針對基于橢圓曲線數(shù)字簽名算法的FPGA實現(xiàn)進(jìn)行了較為深入的探討與研究。 本課題從實際應(yīng)用的需要出發(fā)，以初等數(shù)論、有限域理論、數(shù)字簽名技術(shù)和橢圓曲線理論為依據(jù)，確定了如下基于橢圓曲線數(shù)字簽名算法的硬件實現(xiàn)方案：首先，對實現(xiàn)基于橢圓曲線數(shù)字簽名算法所需的算法和技術(shù)進(jìn)行了剖析和系統(tǒng)設(shè)計。然后，按照層次化、模塊化的設(shè)計思想，在Xinlinx公司的ISE 7．1工具中，采用硬件描述語言VHDL作為設(shè)計輸入，對各運算器和控制模塊進(jìn)行電路設(shè)計；采用Menter公司的ModelSim SE 6.2b工具對之進(jìn)行功能仿真，以保證底層設(shè)計的正確性。最后，在確保每個模塊的設(shè)計正確的前提下，完成電路的總體設(shè)計，再進(jìn)行總體設(shè)計的仿真與測試。 本課題對Schnorr數(shù)字簽名算法的改進(jìn)，實現(xiàn)了比未改進(jìn)前的Schnorr數(shù)字簽名算法平均節(jié)省三分之一的運行時間。對基于橢圓曲線數(shù)字簽名算法的設(shè)計也獲得了良好的指標(biāo)：產(chǎn)生簽名只需要1ms多的時間，驗證簽名也需要不到3ms。本課題的研究對實現(xiàn)電子交易安全方面有重要的作用，尤其是在密鑰分配、電子貨幣、電子證券、電子商務(wù)和電子政務(wù)等領(lǐng)域都有重要的應(yīng)用價值，其成果具有廣泛的應(yīng)用前景。
標(biāo)簽： 橢圓曲線 密碼體制 數(shù)字簽名算法
上傳時間： 2013-04-24
上傳用戶：獨孤求源
采用現(xiàn)場可編程門陣列(FPGA)可以快速實現(xiàn)數(shù)字電路，但是用于生成FPGA編程的比特流文件的CAD工具在編制大規(guī)模電路時常常需要數(shù)小時的時間，以至于許多設(shè)計者甚至通過在給定FPGA上采用更多的資源，或者以犧牲電路速度為代價來提高編制速度。電路編制過程中大部分時間花費在布線階段，因此有效的布線算法能極大地減少布線時間。 許多布線算法已經(jīng)被開發(fā)并獲得應(yīng)用，其中布爾可滿足性(SAT)布線算法及幾何查找布線算法是當(dāng)前最為流行的兩種。然而它們各有缺點：基于SAT的布線算法在可擴(kuò)展性上有很大缺陷；幾何查找布線算法雖然具有廣泛的拆線重布線能力，但當(dāng)實際問題具有嚴(yán)格的布線約束條件時，它在布線方案的收斂方面存在很大困難。基于此，本文致力于探索一種能有效解決以上問題的新型算法，具體研究工作和結(jié)果可歸納如下。 1、在全面調(diào)查FPGA結(jié)構(gòu)的最新研究動態(tài)的基礎(chǔ)上，確定了一種FPGA布線結(jié)構(gòu)模型，即一個基于SRAM的對稱陣列(島狀)FPGA結(jié)構(gòu)作為研究對象，該模型僅需3個適合的參數(shù)即能表示布線結(jié)構(gòu)。為使所有布線算法可在相同平臺上運行，選擇了美國北卡羅來納州微電子中心的20個大規(guī)模電路作為基準(zhǔn)，并在布線前采用VPR399對每個電路都生成30個布局，從而使所有的布線算法都能夠直接在這些預(yù)制電路上運行。 2、詳細(xì)研究了四種幾何查找布線算法，即一種基本迷宮布線算法Lee，一種基于協(xié)商的性能驅(qū)動的布線算法PathFinder，一種快速的時延驅(qū)動的布線算法VPR430和一種協(xié)商A
上傳時間： 2013-05-18
上傳用戶：ukuk
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
