高性能ADC產(chǎn)品的出現(xiàn)，給混合信號測試領(lǐng)域帶來前所未有的挑戰(zhàn)。并行ADC測試方案實現(xiàn)了多個ADC測試過程的并行化和實時化，減少了單個ADC的平均測試時間，從而降低ADC測試成本。本文實現(xiàn)了基于FPGA的ADC并行測試方法。在閱讀相關(guān)文獻的基礎(chǔ)上，總結(jié)了常用ADC參數(shù)測試方法和測試流程。使用FPGA實現(xiàn)時域參數(shù)評估算法和頻域參數(shù)評估算法，并對2個ADC在不同樣本數(shù)條件下進行并行測試。 本研究通過在FPGA內(nèi)部實現(xiàn)ADC測試時域算法和頻域算法相結(jié)合的方法來搭建測試系統(tǒng)，完成了音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測試時域算法和頻域算法的FPGA實現(xiàn)。整個測試系統(tǒng)使用Angilent33220A任意信號發(fā)生器提供模擬激勵信號，共用一個FPGA內(nèi)部實現(xiàn)的采樣時鐘控制模塊。并行測試系統(tǒng)將WM8731.L片內(nèi)的兩個獨立ADC的串行輸出數(shù)據(jù)分流成左右兩通道，并對其進行串并轉(zhuǎn)換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊，并行地實現(xiàn)了ADC參數(shù)的評估算法。在樣本數(shù)分別為128和4096的實驗條件下，對WM8731L片內(nèi)2個被測.ADC并行地進行參數(shù)評估，被測參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數(shù)。實驗結(jié)果表明，通過在FPGA內(nèi)配置2個獨立的參數(shù)計算模塊，可并行地實現(xiàn)對2個相同ADC的參數(shù)評估，減小單個ADC的平均測試時間。FPGA片內(nèi)實時評估算法的實現(xiàn)節(jié)省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制，就可實現(xiàn)多個被測ADC在同一時刻并行地被評估，配置靈活。基于FPGA的ADC并行測試方法易于實現(xiàn)，具有可行性，但由于噪聲的影響，測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統(tǒng)。
上傳時間： 2013-06-07
上傳用戶：gps6888
·【作 者】 John L. Hennessy同作者書籍 【出 版 社】 Morgan Kaufmann 【書 號】 1558605967 【開 本】 16 開 【頁 &nbs
標簽： nbsp Architecture Quantitative Computer
上傳時間： 2013-05-28
上傳用戶：wqxstar
·詳細說明：使用TI的TMS320VC5402 DSP實現(xiàn)。DTMF的撥號采用實驗儀的鍵盤輸入，解碼后在液晶屏上顯示- Uses TI TMS320VC5402 DSP to realize. The DTMF digit dialing uses tests the meter the keyboard entry, after the decoding demonstrated on the l
上傳時間： 2013-07-25
上傳用戶：哇哇哇哇哇
摘要:為改善傳統(tǒng)EMI 濾波器的濾波性能,分析并采用了合成扼流圈來替代傳統(tǒng)分立扼流圈,并根據(jù)濾 波器阻抗失配原理,通過分析L ISN 網(wǎng)絡(luò)與噪聲源的阻抗特性,分別對共差模等效電路進行分析與設(shè)計,提出 了基于合成扼流圈的開關(guān)電源EMI 濾波器設(shè)計方法。試驗結(jié)果證明,此方法是有效的,并已成功地應(yīng)用在燃 料電池轎車用DC/ DC 變換器的控制電路板設(shè)計中。 關(guān)鍵詞:開關(guān)電源;電磁干擾;合成扼流圈;共模電感
標簽： 共模電感 濾波器設(shè)計
上傳時間： 2013-06-09
上傳用戶：萬有引力
·本書介紹密碼編碼學和密碼分析方法，對破譯密碼的方法提出了許多建議。本書從密碼學的歷史中摘錄了大量史料，內(nèi)容豐富，敘述生動，不僅適合密碼學研究人員和網(wǎng)絡(luò)安全技術(shù)人員參考，也適合想了解密碼學的普通讀者閱讀。 [德]F. L. Bauer著 吳世忠等譯
上傳時間： 2013-04-24
上傳用戶：edrtbme
EAGLE是一款多媒體處理器。EAGLE集成了帶有DSP特性的32位EISC CPU處理器、H.264解碼器、JPEG解碼器、2D圖像引擎、聲音混音器、具有OSD功能的CRT控制器、視頻編碼器、視頻解碼接口模塊、USB主/從和通用I/O外設(shè)接口。視頻芯片和聲音芯片的集成使得基于EAGLE的系統(tǒng)開發(fā)成本、時間、復雜度都大大縮減，系統(tǒng)的開發(fā)僅僅需要增加存儲器和I/O設(shè)備例如LCD panel，flash等等就可完成，幫助系統(tǒng)設(shè)計師降低設(shè)計難度和減少設(shè)計時間。
標簽： PKM 32 AG 芯片數(shù)據(jù)
上傳時間： 2013-06-27
上傳用戶：星仔
M AT L A B是一個可視化的計算程序，被廣泛地使用于從個人計算機到超級計算機范圍內(nèi) 的各種計算機上。 M AT L A B包括命令控制、可編程，有上百個預先定義好的命令和函數(shù)。這些函數(shù)能通過 用戶自定義函數(shù)進一步擴展。 M AT L A B有許多強有力的命令。例如， M AT L A B能夠用一個單一的命令求解線性系統(tǒng)， 能完成大量的高級矩陣處理。 M AT L A B有強有力的二維、三維圖形工具。 M AT L A B能與其他程序一起使用。例如， M AT L A B的圖形功能，可以在一個 F O RT R A N 程序中完成可視化計
上傳時間： 2013-04-24
上傳用戶：xinshou123456
無線光通信技術(shù)具有通信容量大、傳輸速率高等眾多優(yōu)點, 在許多場合都有重要的應(yīng)用, 是現(xiàn)代通信技術(shù)研究的一個熱點。由于脈沖位置調(diào)制 ( PPM ) 有較高的平均功率利用率和抗干擾能力, 故 PPM是無線光通信系統(tǒng)中常用的調(diào)制方式。在研究 PPM調(diào)制技術(shù)的基礎(chǔ)上, 就基于 FPG A的無線光通信 PPM調(diào)制系統(tǒng)進行設(shè)計, 并用 V H D L語言完成了系統(tǒng)的設(shè)計和仿真。仿真結(jié)果表明, 該設(shè)計具有正確性和合理性。
上傳時間： 2013-08-08
上傳用戶：xzt
針對主控制板上存儲器(SRAM) 存儲的數(shù)據(jù)量小和最高頻率低的情況,提出了基于SDR Sdram(同步動態(tài)RAM) 作為主存儲器的LED 顯示系統(tǒng)的研究。在實驗中,使用了現(xiàn)場可編程門陣列( FPGA) 來實現(xiàn)各模塊的邏輯功能。最終實現(xiàn)了對L ED 顯示屏的控制,并且一塊主控制板最大限度的控制了256 ×128 個像素點,基于相同條件,比靜態(tài)內(nèi)存控制的面積大了一倍,驗證了動態(tài)內(nèi)存核[7 ]的實用性。
上傳時間： 2013-08-21
上傳用戶：sjw920325
Altera FPGA \r\n的開發(fā)工具的詳細教程，有例程與步奏
上傳時間： 2013-08-31
上傳用戶：bs2005
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
