現(xiàn)實(shí)生活中的語(yǔ)音不可避免的要受到周?chē)h(huán)境的影響，背景噪聲例如機(jī)械噪聲、街頭音樂(lè)噪音，其他說(shuō)話(huà)者的話(huà)音等均會(huì)嚴(yán)重地影響語(yǔ)音信號(hào)的質(zhì)量：此外傳輸系統(tǒng)本身也會(huì)產(chǎn)生各種噪聲，因此接收端的信號(hào)為帶噪語(yǔ)音信號(hào)。混疊在語(yǔ)音信號(hào)中的噪聲按類(lèi)別可分為環(huán)境噪聲等的加法性噪聲及電器線(xiàn)路干擾等的乘法性噪聲；按性質(zhì)可分為平穩(wěn)噪聲和非平穩(wěn)噪聲。 語(yǔ)音增強(qiáng)的根本目的就是凈化語(yǔ)音質(zhì)量。把不需要的噪音減低到最小程度。但是由于噪音的復(fù)雜性，很難歸納出一個(gè)統(tǒng)一的特征，因此不可能尋求一種算法完全適應(yīng)于所有的噪音消除，因此語(yǔ)音增強(qiáng)是一個(gè)復(fù)雜的工程。 有關(guān)抗噪聲技術(shù)的研究以及實(shí)際環(huán)境下的語(yǔ)音信號(hào)處理系統(tǒng)的開(kāi)發(fā)，在國(guó)內(nèi)外已經(jīng)成為語(yǔ)音信號(hào)處理非常重要的研究課題，已經(jīng)作了大量的研究工作，取得了豐富的研究成果。本文僅對(duì)加性噪聲下的語(yǔ)音增強(qiáng)技術(shù)做了較為仔細(xì)的討論，我們先給出語(yǔ)音信號(hào)處理的基本理論，它是語(yǔ)音增強(qiáng)算法研究和實(shí)現(xiàn)的理論基礎(chǔ)，在此基礎(chǔ)總結(jié)了自適應(yīng)信號(hào)處理技術(shù)的特點(diǎn)以及在語(yǔ)音增強(qiáng)方面的應(yīng)用。選取工程領(lǐng)域最常用的自適應(yīng)LMS濾波算法和RLS濾波算法作為研究對(duì)象，提出了利用最小均方誤差意義下自適應(yīng)濾波器的輸出信號(hào)與主通道噪聲信號(hào)的等效關(guān)系，得到濾波器最佳自適應(yīng)參數(shù)的方法，并分析了在平穩(wěn)和非平穩(wěn)噪聲環(huán)境下，L M S濾波器族和R L S濾波器在不同噪音輸入下的權(quán)系數(shù)收斂速度、權(quán)系數(shù)穩(wěn)定性、跟蹤輸入信號(hào)的能力和信噪比的改善等特性。 研究了MATLAB語(yǔ)言程序設(shè)計(jì)和使用MALTLAB對(duì)語(yǔ)音算法進(jìn)行仿真、并輸入了多種實(shí)際環(huán)境下的噪音進(jìn)行濾波仿真并對(duì)仿真的結(jié)果進(jìn)行比較和分析。總結(jié)出了LMS、NLMS、SIGN-ERROR-LMS、RLS自適應(yīng)濾波器在語(yǔ)音濾波方面的特點(diǎn) 和應(yīng)用情況。 最后在MATLAB仿真的基礎(chǔ)上，利用Altera公司的Cyclone2系列FPGA芯片和多種EDA工具，完成了L M S自適應(yīng)濾波器的FPGA設(shè)計(jì)。 關(guān)鍵詞：語(yǔ)音增強(qiáng)，背景噪音，自適應(yīng)濾波器，LMS，RLS，F(xiàn)PGA
標(biāo)簽： FPGA 語(yǔ)音增強(qiáng) 算法研究
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：lijianyu172
由于高頻PWM整流器可以提供正弦化低諧波的輸入電流，可控功率因數(shù)，及雙向能量流動(dòng)，因此得到越來(lái)越廣泛的應(yīng)用。網(wǎng)側(cè)單電感濾波會(huì)帶來(lái)一些問(wèn)題，首先要想得到較好的濾波效果，必須增大電感值，這樣系統(tǒng)的動(dòng)態(tài)性能會(huì)變差，而且成本增加。另外，整流器的功率比較大時(shí)，交流側(cè)的濾波的損耗也會(huì)增大。為了解決上述問(wèn)題，本文研究了基于LCL濾波的高頻PWM整流器。在交流側(cè)應(yīng)用LCL 濾波器可以減少電流中的高次諧波含量,并在同樣的諧波要求下,相對(duì)純電感型濾波器可以降低電感值的大小，提高系統(tǒng)的動(dòng)態(tài)響應(yīng)。 文章首先對(duì)高頻PWM整流器的工作原理做了詳細(xì)的介紹，并對(duì)基于L和LCL兩種不同的濾波器，分別在ABC靜止坐標(biāo)系，αβ靜止坐標(biāo)系和dq旋轉(zhuǎn)坐標(biāo)系中建立了數(shù)學(xué)模型。文章中將L濾波的電壓型三相PWM整流器的控制方法應(yīng)用于LCL濾波情況。基于dq軸模型，提出了雙閉環(huán)的控制策略，電流內(nèi)環(huán)采用前饋解耦控制。為了提高電流的跟隨性能，按照典型Ⅰ型系統(tǒng)設(shè)計(jì)電流調(diào)節(jié)器。為了提高電壓環(huán)的抗干擾性，按照典型Ⅱ型系統(tǒng)設(shè)計(jì)電壓調(diào)節(jié)器。 文章還詳細(xì)討論了LCL濾波器帶來(lái)的諧振問(wèn)題，以及參數(shù)設(shè)計(jì)方法，列出了實(shí)際系統(tǒng)LCL濾波器參數(shù)的設(shè)計(jì)步驟。文章在MATLAB/SIMULINK環(huán)境下建立了PWM整流器仿真模型對(duì)系統(tǒng)進(jìn)行了仿真，按照文章提出的理論設(shè)計(jì)的仿真系統(tǒng)具有良好的動(dòng)態(tài)和穩(wěn)態(tài)性能。 文章最后基于TMS320LF2407A設(shè)計(jì)了整流器裝置的控制系統(tǒng)硬件和軟件，并得到了初步實(shí)驗(yàn)結(jié)果，能滿(mǎn)足控制要求，從而驗(yàn)證了控制方案的正確性。
上傳時(shí)間： 2013-07-01
上傳用戶(hù)：yezhihao
通信與自動(dòng)控制技術(shù)結(jié)合產(chǎn)生的遠(yuǎn)程數(shù)據(jù)傳輸技術(shù)，已經(jīng)成為當(dāng)前研究的一個(gè)熱點(diǎn)。以數(shù)據(jù)傳輸技術(shù)為核心的遠(yuǎn)程無(wú)線(xiàn)監(jiān)控系統(tǒng)已廣泛應(yīng)用于交通、電力、工農(nóng)業(yè)、水利、環(huán)保、建筑、能源等行業(yè)中需要無(wú)人值守監(jiān)控維護(hù)的地方，監(jiān)控情況，以及傳輸?shù)臄?shù)據(jù)存在著突發(fā)性、數(shù)據(jù)量少等特點(diǎn)。傳統(tǒng)的遠(yuǎn)程監(jiān)控技術(shù)多采基于現(xiàn)場(chǎng)總線(xiàn)的方式接入Internet，在接入端需要搭建本地局域網(wǎng)平臺(tái)和監(jiān)控系統(tǒng)，對(duì)于環(huán)境依賴(lài)性比較強(qiáng)，容易造成地域局限性。 文章圍繞無(wú)線(xiàn)數(shù)據(jù)傳輸方式這一熱點(diǎn)課題，介紹了國(guó)內(nèi)外在遠(yuǎn)程數(shù)據(jù)傳輸方面的發(fā)展與現(xiàn)狀，對(duì)GSM短消息在遠(yuǎn)程數(shù)據(jù)傳輸中的應(yīng)用進(jìn)行了深入的研究和探討.接著，闡述了相應(yīng)的GSM無(wú)線(xiàn)終端的設(shè)計(jì)方案、開(kāi)發(fā)方法和開(kāi)發(fā)過(guò)程，并針對(duì)小數(shù)據(jù)量的無(wú)線(xiàn)數(shù)據(jù)傳輸領(lǐng)域，提出了應(yīng)用以短消息業(yè)務(wù)作為數(shù)據(jù)傳送載體的數(shù)與車(chē)載防盜報(bào)警系統(tǒng)相結(jié)合，設(shè)計(jì)了以DPSD微處理器和GSM模塊TC35i為核心，基于GSM/SMS的車(chē)載防盜報(bào)警系統(tǒng)。接著，給出基于GSM/SMS無(wú)線(xiàn)數(shù)據(jù)傳輸技術(shù)的車(chē)載防盜報(bào)警系統(tǒng)的具體實(shí)現(xiàn)過(guò)程，包括各硬件模塊的設(shè)計(jì)原理、電路原理圖文重點(diǎn)包括以下兩個(gè)方面： l.對(duì)GSM/SMS的工作原理及協(xié)議做了詳細(xì)的研究，并運(yùn)用于小數(shù)據(jù)量的無(wú)線(xiàn)數(shù)據(jù)傳輸中。 2.設(shè)計(jì)了基于SMS的車(chē)載防盜報(bào)警系統(tǒng)，給出了硬件原理圖及軟件流程。 基于SMS的車(chē)載防盜報(bào)警系統(tǒng)已經(jīng)在市場(chǎng)上得到印證，應(yīng)用結(jié)果表明，該系統(tǒng)使用操作方便，數(shù)據(jù)通信準(zhǔn)確、穩(wěn)定、可靠、高效，具有較高的實(shí)用價(jià)值。
標(biāo)簽： SMS 數(shù)據(jù) 傳輸技術(shù)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：wff
MP5解碼全SCH和PCB文件，播放RM、RMVB和常用的音視頻格式。
標(biāo)簽： MP
上傳時(shí)間： 2013-06-05
上傳用戶(hù)：362279997
藍(lán)牙（Bluetooth）技術(shù)是近年來(lái)國(guó)外先進(jìn)國(guó)家研究發(fā)展最快的短程無(wú)線(xiàn)通信技術(shù)之一，能夠廣泛地應(yīng)用于工業(yè)短距離無(wú)線(xiàn)控制裝置、近距離移動(dòng)無(wú)線(xiàn)控制設(shè)備、機(jī)器人控制、辦公自動(dòng)化及多媒體娛樂(lè)設(shè)備等局部范圍內(nèi)無(wú)線(xiàn)數(shù)據(jù)傳輸?shù)念I(lǐng)域中。在我國(guó),由于對(duì)藍(lán)牙技術(shù)的研究還處于研究開(kāi)發(fā)的初級(jí)階段, 還沒(méi)有形成藍(lán)牙數(shù)據(jù)短距離無(wú)線(xiàn)通信的一套開(kāi)放性應(yīng)用標(biāo)準(zhǔn)。 在無(wú)線(xiàn)音頻傳輸領(lǐng)域內(nèi)，傳統(tǒng)的基于模擬調(diào)制方式的無(wú)線(xiàn)音頻傳輸由于抗干擾能力較差，傳輸?shù)囊纛l質(zhì)量會(huì)受到較大的影響，而國(guó)內(nèi)市場(chǎng)上的藍(lán)牙音頻產(chǎn)品僅支持單聲道語(yǔ)音傳輸。所以，對(duì)基于藍(lán)牙技術(shù)的高品質(zhì)多通道音頻傳輸技術(shù)的研究將具有一定的技術(shù)創(chuàng)新性，在無(wú)線(xiàn)音頻傳輸領(lǐng)域也具有較為廣闊的市場(chǎng)前景。 本文以嵌入式藍(lán)牙技術(shù)與音頻信號(hào)傳輸系統(tǒng)為研究開(kāi)發(fā)課題，參考國(guó)外藍(lán)牙技術(shù)協(xié)議標(biāo)準(zhǔn),利用功能模塊單元與嵌入式技術(shù),目標(biāo)是研制一種基于嵌入式開(kāi)發(fā)應(yīng)用的高品質(zhì)雙聲道藍(lán)牙無(wú)線(xiàn)音頻傳輸系統(tǒng)。本系統(tǒng)通過(guò)對(duì)雙聲道線(xiàn)性模擬音源的數(shù)字化MP3編解碼處理，結(jié)合基于嵌入式應(yīng)用的簡(jiǎn)化后的HCI層藍(lán)牙應(yīng)用協(xié)議，實(shí)現(xiàn)了藍(lán)牙信道帶寬內(nèi)的高品質(zhì)雙聲道音頻信號(hào)點(diǎn)對(duì)點(diǎn)的傳輸。 在硬件設(shè)計(jì)上，系統(tǒng)采用了模塊化設(shè)計(jì)思想。發(fā)送端和接收端由音頻處理模塊、控制傳輸模塊和無(wú)線(xiàn)模塊三部分構(gòu)成。其中，音頻處理模塊以MAS3587音頻處理芯片為核心，負(fù)責(zé)音頻信號(hào)的AD采樣、MP3壓縮和解壓縮以及DA還原等工作；控制傳輸模塊以MSP430F169為核心，負(fù)責(zé)MP3數(shù)據(jù)幀的高速傳輸以及藍(lán)牙接口協(xié)議控制；無(wú)線(xiàn)模塊采用藍(lán)牙單芯片解決方案（集成藍(lán)牙射頻、基帶和鏈路管理等），負(fù)責(zé)MP3數(shù)據(jù)幀的射頻發(fā)送和接收。模塊與模塊之間采用工業(yè)標(biāo)準(zhǔn)接口方式連接。音頻處理模塊和控制傳輸模塊之間采用DMA方式的通用并口（PIO）；控制傳輸模塊與藍(lán)牙模塊之間采用DMA方式的通用異步串口（UART）。 在軟件設(shè)計(jì)上，系統(tǒng)主要由藍(lán)牙協(xié)議解釋、傳輸控制和芯片驅(qū)動(dòng)三部分構(gòu)成。在藍(lán)牙協(xié)議解釋上，系統(tǒng)采用了基于HCI層的ACL數(shù)據(jù)包透明傳輸方式；在傳輸控制上，采用了基于通用并口（PIO）和異步串口（UART）的DMA方式高效率批量數(shù)據(jù)傳輸技術(shù)；芯片驅(qū)動(dòng)主要指對(duì)MAS3587的基本配置。 對(duì)目標(biāo)系統(tǒng)的測(cè)試實(shí)驗(yàn)采用了目前流行的音頻測(cè)試虛擬儀器軟件Adobe Audition 1.5。實(shí)驗(yàn)項(xiàng)目包括掃頻測(cè)試、音樂(lè)測(cè)試、聽(tīng)覺(jué)測(cè)試、距離測(cè)試以及抗干擾測(cè)試等。實(shí)驗(yàn)結(jié)果表明，輸入音源在經(jīng)過(guò)MP3編碼、發(fā)射、接收及MP3解碼后，音頻質(zhì)量基本上沒(méi)受影響，實(shí)際雙聲道音質(zhì)接近于CD音質(zhì)，而無(wú)線(xiàn)傳輸?shù)目煽啃赃h(yuǎn)高于模擬無(wú)線(xiàn)音頻傳輸，幾乎沒(méi)有斷音與錯(cuò)音，充分體現(xiàn)了嵌入式藍(lán)牙無(wú)線(xiàn)技術(shù)的優(yōu)勢(shì)。
標(biāo)簽： 嵌入式 傳輸 藍(lán)牙技術(shù)
上傳時(shí)間： 2013-05-27
上傳用戶(hù)：稀世之寶039
高性能ADC產(chǎn)品的出現(xiàn)，給混合信號(hào)測(cè)試領(lǐng)域帶來(lái)前所未有的挑戰(zhàn)。并行ADC測(cè)試方案實(shí)現(xiàn)了多個(gè)ADC測(cè)試過(guò)程的并行化和實(shí)時(shí)化，減少了單個(gè)ADC的平均測(cè)試時(shí)間，從而降低ADC測(cè)試成本。 本文實(shí)現(xiàn)了基于FPGA的ADC并行測(cè)試方法。在閱讀相關(guān)文獻(xiàn)的基礎(chǔ)上，總結(jié)了常用ADC參數(shù)測(cè)試方法和測(cè)試流程。使用FPGA實(shí)現(xiàn)時(shí)域參數(shù)評(píng)估算法和頻域參數(shù)評(píng)估算法，并對(duì)2個(gè)ADC在不同樣本數(shù)條件下進(jìn)行并行測(cè)試。 通過(guò)在FPGA內(nèi)部實(shí)現(xiàn)ADC測(cè)試時(shí)域算法和頻域算法相結(jié)合的方法來(lái)搭建測(cè)試系統(tǒng)，完成音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測(cè)試時(shí)域算法和頻域算法的FPGA實(shí)現(xiàn)。整個(gè)測(cè)試系統(tǒng)使用Angilent 33220A任意信號(hào)發(fā)生器提供模擬激勵(lì)信號(hào)，共用一個(gè)FPGA內(nèi)部實(shí)現(xiàn)的采樣時(shí)鐘控制模塊。并行測(cè)試系統(tǒng)將WM8731.L片內(nèi)的兩個(gè)獨(dú)立ADC的串行輸出數(shù)據(jù)分流成左右兩通道，并對(duì)其進(jìn)行串并轉(zhuǎn)換。然后對(duì)左右兩個(gè)通道分別配置一個(gè)FFT算法模塊和時(shí)域算法模塊，并行地實(shí)現(xiàn)了ADC參數(shù)的評(píng)估算法。 在樣本數(shù)分別為128和4096的實(shí)驗(yàn)條件下，對(duì)WM8731L片內(nèi)2個(gè)被測(cè).ADC并行地進(jìn)行參數(shù)評(píng)估，被測(cè)參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號(hào)與噪聲諧波失真比SINAD、總諧波失真THD等5個(gè)常用參數(shù)。實(shí)驗(yàn)結(jié)果表明，通過(guò)在FPGA內(nèi)配置2個(gè)獨(dú)立的參數(shù)計(jì)算模塊，可并行地實(shí)現(xiàn)對(duì)2個(gè)相同ADC的參數(shù)評(píng)估，減小單個(gè)ADC的平均測(cè)試時(shí)間。 FPGA片內(nèi)實(shí)時(shí)評(píng)估算法的實(shí)現(xiàn)節(jié)省了測(cè)試樣本傳輸至自動(dòng)測(cè)試機(jī)PC端的時(shí)間。而且只需將HDL代碼多次復(fù)制，就可實(shí)現(xiàn)多個(gè)被測(cè)ADC在同一時(shí)刻并行地被評(píng)估，配置靈活。基于FPGA的ADC并行測(cè)試方法易于實(shí)現(xiàn)，具有可行性，但由于噪聲的影響，測(cè)試精度有待進(jìn)一步提高。該方法可用于自動(dòng)測(cè)試機(jī)的混合信號(hào)選項(xiàng)卡或測(cè)試子系統(tǒng)。 關(guān)鍵詞：ADC測(cè)試；并行；參數(shù)評(píng)估；FPGA；FFT
上傳時(shí)間： 2013-07-11
上傳用戶(hù)：tdyoung
隨著現(xiàn)代DSP、FPGA等數(shù)字芯片的信號(hào)處理能力不斷提高，基于軟件無(wú)線(xiàn)電技術(shù)的現(xiàn)代通信與信息處理系統(tǒng)也得到了更為廣泛的應(yīng)用。軟件無(wú)線(xiàn)電的基本思想是以一個(gè)通用、標(biāo)準(zhǔn)、模塊化的硬件系統(tǒng)作為其應(yīng)用平臺(tái)，把盡可能多的無(wú)線(xiàn)及個(gè)人通信和信號(hào)處理的功能用軟件來(lái)實(shí)現(xiàn)，從而將無(wú)線(xiàn)通信新系統(tǒng)、新產(chǎn)品的開(kāi)發(fā)逐步轉(zhuǎn)移到軟件上來(lái)。另一方面，現(xiàn)代信號(hào)處理系統(tǒng)對(duì)數(shù)據(jù)的處理速度、處理精度和動(dòng)態(tài)范圍的要求也越來(lái)越高，需要每秒完成幾千萬(wàn)到幾百億次運(yùn)算。因此研制具備高速實(shí)時(shí)信號(hào)處理能力的通用硬件平臺(tái)越來(lái)越受到業(yè)界的重視。 @@ 目前的高速實(shí)時(shí)信號(hào)處理系統(tǒng)一般均采用DSP+FPGA的架構(gòu)，其中DSP主要負(fù)責(zé)完成系統(tǒng)通信和基帶信號(hào)處理算法，而FPGA主要完成信號(hào)預(yù)處理等前端算法，并提供系統(tǒng)常用的各種外部接口邏輯。本文的主要工作就在于完成通用型高速實(shí)時(shí)信號(hào)處理系統(tǒng)的FPGA軟件設(shè)計(jì)。 @@ 本文提出了一種基于多DSP與FPGA的通用高速實(shí)時(shí)信號(hào)處理系統(tǒng)的架構(gòu)。綜合考慮各方面因素，作者選擇使用兩片ADSP-TS201浮點(diǎn)DSP以混合耦合模型構(gòu)成系統(tǒng)信號(hào)處理核心；以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系統(tǒng)所需的各種接口，包括與ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外設(shè)接口。此外，作者還選擇了ADSP-BF533定點(diǎn)DSP加入系統(tǒng)當(dāng)中以擴(kuò)展系統(tǒng)音視頻信號(hào)處理能力，體現(xiàn)系統(tǒng)的通用性。 @@ 基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)正逐漸成為現(xiàn)代FPGA應(yīng)用的一個(gè)熱點(diǎn)。結(jié)合課題需要，作者以Xilinx公司的MicroBlze軟核處理器為核心在Virtex-5片內(nèi)設(shè)計(jì)了一個(gè)嵌入式系統(tǒng)，完成了對(duì)CF卡、DDR2 SDRAM存儲(chǔ)器的讀寫(xiě)控制，并利用片內(nèi)集成的三態(tài)以太網(wǎng)MAC硬核模塊，實(shí)現(xiàn)了系統(tǒng)與上位PC機(jī)之間的以太網(wǎng)通信鏈路。此外，為擴(kuò)展系統(tǒng)功能，適應(yīng)未來(lái)可能的軟件升級(jí)，進(jìn)一步提高系統(tǒng)的通用性，還將嵌入式實(shí)時(shí)操作系統(tǒng)μC/OS-II移植到MicroBlaze處理器上。 @@ 最后，作者介紹了基于Xilinx RocketIO GTP收發(fā)器的高速串行傳輸設(shè)計(jì)的關(guān)鍵技術(shù)和基本的設(shè)計(jì)方法，充分體現(xiàn)了目前高速實(shí)時(shí)信號(hào)處理系統(tǒng)的發(fā)展要求和趨勢(shì)。 @@關(guān)鍵詞：高速實(shí)時(shí)信號(hào)處理；FPGA；Virtex-5；嵌入式系統(tǒng)；MicroBlaze
標(biāo)簽： FPGA 實(shí)時(shí)信號(hào) 處理系統(tǒng)
上傳時(shí)間： 2013-05-17
上傳用戶(hù)：wangchong
隨著敵對(duì)人為干擾的日益增多和電磁環(huán)境的日益惡劣，抗干擾逐漸成為衛(wèi)星導(dǎo)航接收機(jī)的必備能力之一。傳統(tǒng)的單天線(xiàn)多延遲系統(tǒng)僅從時(shí)域抗干擾，抑制干擾能力有限。利用陣列天線(xiàn)，增加空域自由度，通過(guò)空域—時(shí)域級(jí)聯(lián)或空時(shí)聯(lián)合處理能夠顯著增強(qiáng)導(dǎo)航信號(hào)接收機(jī)的抗干擾性能。多個(gè)天線(xiàn)以不同的方式放置，即不同的陣形，會(huì)使得導(dǎo)航接收機(jī)具有不同的空域抗干擾性能。針對(duì)多種陣形對(duì)空域抗干擾性能的影響差異，開(kāi)展了基于L陣、十字陣、均勻圓陣和帶圓心圓陣的自適應(yīng)抗干擾性能研究，分析了導(dǎo)致差異的原因，通過(guò)對(duì)比仿真，發(fā)現(xiàn)帶圓心的圓陣具有所選陣形中最優(yōu)的輸出信干噪比，進(jìn)一步推廣到空時(shí)自適應(yīng)抗干擾，也具有同樣的結(jié)論。結(jié)合工程實(shí)現(xiàn)，基于FPGA完成空時(shí)抗干擾硬件模塊設(shè)計(jì)，用Matlab產(chǎn)生的量化數(shù)據(jù)作為激勵(lì)，對(duì)硬件模塊的輸出結(jié)果進(jìn)行分析，與非自適應(yīng)空時(shí)波束形成結(jié)果相比，實(shí)驗(yàn)驗(yàn)證了模塊的有效性；與Matlab仿真處理的結(jié)果相比，驗(yàn)證了模塊的正確性。多種陣形自適應(yīng)抗干擾性能差異的研究對(duì)于一定孔徑和陣元個(gè)數(shù)條件下的陣列布陣具有一定的參考價(jià)值，空時(shí)抗干擾硬件模塊是抗干擾系統(tǒng)的核心，所做工作對(duì)工程實(shí)現(xiàn)具有一定的借鑒意義。
標(biāo)簽： FPGA 時(shí)域 導(dǎo)航系統(tǒng)
上傳時(shí)間： 2013-05-28
上傳用戶(hù)：thinode
隨著經(jīng)濟(jì)的發(fā)展，生活水平的逐步提高，購(gòu)置房屋和車(chē)輛的人越來(lái)越多，但安全問(wèn)題也給人們帶來(lái)巨大的經(jīng)濟(jì)損失。與此同時(shí)，相應(yīng)的安全防盜系統(tǒng)也應(yīng)運(yùn)而生。目前市場(chǎng)上，低端的方案是利用單片機(jī)和通訊單元相結(jié)合構(gòu)成系統(tǒng)。這種系統(tǒng)雖然價(jià)格便宜，實(shí)現(xiàn)起來(lái)也相對(duì)簡(jiǎn)單，但是功能不夠完善，不能實(shí)現(xiàn)正真的影、音、像圖文全方位監(jiān)控。而高端的方案則使用專(zhuān)用集成電路，雖然功能強(qiáng)大，但是價(jià)格昂貴，并且對(duì)于新的接口標(biāo)準(zhǔn)存在兼容性問(wèn)題，而且也不易升級(jí)。 基于FPGA的安全監(jiān)控系統(tǒng)，是FPGA和通訊單元相結(jié)合的產(chǎn)物。其核心FPGA可多次配置，靈活性強(qiáng)，在性能和價(jià)格中找到一個(gè)很好的平衡。其易于維護(hù)和升級(jí)，以滿(mǎn)足市場(chǎng)上不斷推陳出的新的接口標(biāo)準(zhǔn)。 整個(gè)系統(tǒng)將是對(duì)視頻圖像處理、圖像加密技術(shù)、傳感器、PIC總線(xiàn)通訊等諸多技術(shù)的整合。而本文將側(cè)重于論述該系統(tǒng)中視頻圖像處理、控制接口和視頻傳送部分的內(nèi)容。全文分為五個(gè)章節(jié)，第一章簡(jiǎn)要介紹了視頻信號(hào)處理的原理和結(jié)構(gòu)，對(duì)一些專(zhuān)業(yè)術(shù)語(yǔ)進(jìn)行介紹，并展示了通用的視頻處理過(guò)程。第二章針對(duì)監(jiān)控系統(tǒng)的案例，對(duì)視頻信號(hào)處理模塊的解決方案進(jìn)行論述，將實(shí)際的視頻信號(hào)處理劃分為轉(zhuǎn)換、計(jì)算和傳送三個(gè)子模塊，并且分別進(jìn)行功能介紹。第三章著重介紹視頻轉(zhuǎn)換和視頻計(jì)算兩大模塊，對(duì)相應(yīng)的接口配置和模塊主要代碼實(shí)現(xiàn)作了深入分析。第四章將論述視頻處理中的重要課題：數(shù)字圖像的壓縮技術(shù)，并對(duì)相應(yīng)的重要模塊和關(guān)鍵步驟作實(shí)際建模分析。第五章將探討視頻傳送的相關(guān)技術(shù)，介紹傳統(tǒng)的Camera-Link標(biāo)準(zhǔn)和最新的千兆以太網(wǎng)傳送標(biāo)準(zhǔn)，對(duì)可行性應(yīng)用進(jìn)行了比較。
標(biāo)簽： FPGA 安全監(jiān)控
上傳時(shí)間： 2013-07-17
上傳用戶(hù)：xymbian
在團(tuán)簇與激光相互作用的研究中和在團(tuán)簇與加速器離子束的碰撞研究中，需要對(duì)加速器束流或者激光束進(jìn)行脈沖化與時(shí)序同步，同時(shí)用于測(cè)量作用產(chǎn)物的探測(cè)系統(tǒng)如飛行時(shí)間譜儀(TOF)等要求各加速電場(chǎng)的控制具有一定的時(shí)序匹配。在整個(gè)實(shí)驗(yàn)中，需要用到符合要求的多路脈沖時(shí)序信號(hào)控制器，而且要求各脈沖序列的周期、占空比、重復(fù)頻率等方便可調(diào)。為此，本論文基于FPGA設(shè)計(jì)完成了一款多路脈沖時(shí)序控制電路。 本文基于Altera公司的Cyclone系列FPGA芯片EPlC3T100C8，設(shè)計(jì)出了一款可以同時(shí)輸出8路脈沖序列、各脈沖序列之間具有可調(diào)高精度延遲、可調(diào)脈沖寬度及占空比等。論文討論了FPGA芯片結(jié)構(gòu)及開(kāi)發(fā)流程，著重討論了較高頻率脈沖電路的可編程實(shí)現(xiàn)方法，以及如何利用VHDL語(yǔ)言實(shí)現(xiàn)硬件電路軟件化設(shè)計(jì)的技巧與方法，給出了整個(gè)系統(tǒng)設(shè)計(jì)的原理與實(shí)現(xiàn)。討論了高精密電源的PWM技術(shù)原理及實(shí)現(xiàn)，并由此設(shè)計(jì)了FPGA所需電源系統(tǒng)。給出了配置電路設(shè)計(jì)、數(shù)據(jù)通信及接口電路的實(shí)現(xiàn)。開(kāi)發(fā)了上層控制軟件來(lái)控制各路脈沖時(shí)序及屬性。 該電路工作頻率200MHz，輸出脈沖最小寬度可達(dá)到10ns，最大寬度可達(dá)到us甚至ms量級(jí)。可以同時(shí)提供l路同步脈沖和7路脈沖，并且7路脈沖相對(duì)于同步脈沖的延遲時(shí)間可調(diào)，調(diào)節(jié)步長(zhǎng)為5ns。
上傳時(shí)間： 2013-06-15
上傳用戶(hù)：ZJX5201314
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
