語音識別技術是信息技術領域的重要發展方向之一,小詞匯量非特定人孤立詞語音識別是語音識別領域中一個具有廣泛應用背景的分支,在家電遙控、智能玩具、人機交互等領域有著重要的應用價值.語音識別芯片從20世紀90年代開始出現,目前的語音識別芯片都是以DSP為核心集成的語音識別系統,算法主要通過軟件實現,為了提高速度和降低成本,下一代語音識別芯片將設計成軟硬件協同實現,本文的目的是使用全硬件方法實現語音識別算法,為軟硬件協同實現的方案提供參考.本論文主要完成了以下工作:(1)在選定的FPGA平臺上,完成了整個系統的硬件設計.(2)對于硬件中難于實現而且占用較多資源的乘法器、求對數、求平方根以及快速傅立葉變換等關鍵模塊,本文都根據電路的具體特點,給出了巧妙的實現方案,完成了算法需要的功能.(3)設計中使用了模塊復用和流水線技術.(4)根據設計結果,給出了各個模塊占用的硬件資源和運行速度.實驗結果表明,本文所設計的硬件系統能夠正常工作,在速度和面積方面都達到了設計要求.
上傳時間： 2013-06-12
上傳用戶：01010101
汽車行駛記錄儀是對車輛行駛速度、時間、里程以及有關車輛行駛的其他狀態信息進行記錄、存儲并可通過接口實現數據輸出的數字式電子記錄裝置。汽車行駛記錄儀的使用，對遏止疲勞駕駛、車輛超速等交通違章、約束駕駛人員的不良駕駛行為、保障車輛行駛安全以及道路交通事故的分析鑒定具有重要的作用。一個完整的汽車行駛記錄儀系統包括車載主機和上位機管理分析軟件兩部份。 在嵌入式技術被廣泛運用的今天，我國現在應用的汽車行駛記錄儀仍然多是運用8位或者16位單片機作為處理器，采用匯編語言，結構簡單功能單一。為了使嵌入式技術也在汽車行駛記錄儀中得到運用，同時為了滿足我國《汽車行駛記錄儀》GB/T 19056-2003標準要求，并與國際IEEE 1616標準接軌，本文設計了基于嵌入式系統的汽車行駛記錄儀，采用的是三星公司的S3C2410 32位處理器和Linux操作系統，這樣提高了系統的實時性，功能也得以擴展。 本文詳細論述了汽車行駛記錄儀系統主機模塊軟硬件的設計與實現，并且介紹了上位機管理分析軟件的設計。論文首先介紹了課題的研究背景，并對國內外汽車行駛記錄儀的研究現狀進行了概括，在此基礎上提出了本課題需要完成的目標。闡述了基于嵌入式系統的總體設計構思以及各個功能模塊不同方案優劣的比較，并對最終方案進行了描述，此后詳細介紹了各主要功能部件的特點及應用。 在系統軟件設計單元，對主機軟件開發環境、調試方法以及系統各功能模塊的流程設計做了詳細描述，同時介紹了BootLoader、Linux操作系統和設備驅動程序在S3C2410上的編譯和移植全過程。最后，論文對整個系統的功能和特點進行了總結，并對下一步工作以及記錄儀今后的發展進行了展望。
標簽： 汽車行駛記錄儀
上傳時間： 2013-05-25
上傳用戶：martinyyyl
H.264/AVC是ITU-T和ISO聯合推出的新標準，采用了近幾年視頻編碼方面的先進技術，以較高編碼效率和網絡友好性成為新一代國際視頻編碼標準。 本文以實現D1格式的H.264/AVC實時編碼器為目標，作者負責系統架構設計，軟硬件劃分以及部分模塊的硬件算法設計與實現。通過對H.264/AVC編碼器中主要模塊的算法復雜度的評估，算法特點的分析，同時考慮到編碼器系統的可伸縮性，可擴展性，本文采用了DSP+FPGA的系統架構。DSP充當核心處理器，而FPGA作為協處理器，針對編碼器中最復雜耗時的模塊一運動估計模塊，設計相應的硬件加速引擎，以提供編碼器所需要的實時性能。 H.264/AVC仍基于以前視頻編碼標準的運動補償混合編碼方案，其中一個主要的不同在于幀間預測采用了可變塊尺寸的運動估計，同時運動向量精度提高到1/4像素。更小和更多形狀的塊分割模式的采用，以及更加精確的亞像素位置的預測，可以改善運動補償精度，提高圖像質量和編碼效率，但同時也大大增加了編碼器的復雜度，因此需要設計專門的硬件加速引擎。 本文給出了1/4像素精度的運動估計基于FPGA的硬件算法設計與實現，包括整像素搜索，像素插值，亞像素(1/2，1/4)搜索以及多模式選擇(支持全部七種塊分割模式)。設計中，將多處理器技術和流水線技術相結合，提供高性能的并行計算能力，同時，采用合理的存儲器組織結構以提供高數據吞吐量，滿足運算的帶寬要求，并使編碼器具有較好的可伸縮性。最后，在Modelsim環境下建立測試平臺，完成了對整個設計的RTL級的仿真驗證，并針對Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件進行優化，從而使工作頻率最終達到134MHz，分析數據表明該模塊能夠滿足編碼器的實時性要求。
上傳時間： 2013-07-24
上傳用戶：sn2080395
數字語音通信是當前信息產業中發展最快、普及面最廣的業務。語音信號壓縮編碼是數字語音信號處理的一個方面，它和通信領域聯系最為密切。在現有的語音編碼中，美國聯邦標準混合激勵線性預測（MELP—Mixed Excited Linear Prediction）算法在2．4kb/s的碼率下取得了較好的語音質量，具有廣闊的應用前景。 FPGA作為一種快速、高效的硬件平臺在數字信號處理和通信領域具有著獨特的優勢。現代大容量、高速度的FPGA一般都內嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模塊。用FPGA來實現數字信號處理可以很好地解決并行性和速度問題，而且其靈活的可配置特性，使得FPGA構成的DSP系統非常易于修改、測試及硬件升級。 本論文闡述了一種基于FPGA的混合激勵線性預測聲碼器的研究與設計。首先介紹了語音編碼研究的發展狀況以及低速率語音編碼研究的意義，接著在對MELP算法進行深入分析的基礎上，提出了利用DSP Builder在Matlab中建模的思路及實現過程，最后本文把重點放在MELP聲碼器的編解碼器設計上，利用DSP Builder、QuartusⅡ分別設計了其中的濾波器、分幀加窗處理、線性預測分析等關鍵模塊。 在Simulink環境下運用SignalCompiler對編解碼系統進行功能仿真，為了便于仿真，系統中沒有設計的模塊在Simulink中用數學模型代替，仿真結果表明，合成語音信號與原始信號很好的擬合，系統編解碼后語音質量基本良好。
上傳時間： 2013-06-02
上傳用戶：lili1990
現場可編程門陣列(FPGA)是一種現場可編程專用集成電路，它將門陣列的通用結構與現場可編程的特性結合于一體，如今，FPGA系列器件已成為最受歡迎的器件之一。隨著FPGA器件的廣泛應用，它在數字系統中的作用日益變得重要，它所要求的準確性也變得更高。因此，對FPGA器件的故障測試和故障診斷方法進行更全面的研究具有重要意義。隨著FPGA器件的迅速發展，FPGA的密度和復雜程度也越來越高，使大量的故障難以使用傳統方法進行測試，所以人們把視線轉向了可測性設計(DFT)問題。可測性設計的提出為解決測試問題開辟了新的有效途徑，而邊界掃描測試方法是其中一個重要的技術。 本文對FPGA的故障模型及其測試技術和邊界掃描測試的相關理論與方法進行了詳細的探討，給出了利用布爾矩陣理論建立的邊界掃描測試過程的數學描述和數學模型。論文中首先討論邊界掃描測試中的測試優化問題，總結解決兩類優化問題的現有算法，分別對它們的優缺點進行了對比，進而提出對兩種現有算法的改進思想，并且比較了改進前后優化算法的性能。另外，本文還對FPGA連線資源中基于邊界掃描測試技術的自適應完備診斷算法進行了深入研究。在研究過程中，本文基于自適應完備診斷的思想對原有自適應診斷算法的性能進行了分析，并將獨立測試集和測試矩陣的概念引入原有自適應診斷算法中，使改進后的優化算法能夠簡化原算法的實現過程，并實現完備診斷的目標。最后利用測試仿真模型證明了優化算法能夠更有效地實現完備診斷的目標，在緊湊性指標與測試復雜性方面比現在算法均有所改進，實現了算法的優化。
上傳時間： 2013-06-30
上傳用戶：不挑食的老鼠
目前的國內的CCD高清攝相頭能夠輸出一組視頻信號和數字圖像信號，雖然視頻信號能夠直接在監視器顯示，但是輸出的數字圖像信號占用存儲空間太大，不便于進行傳輸。本文設計了一種基于FPGA的數字圖像壓縮卡。 在過去的十幾年中，國際標準化組織制訂了一系列的國際視頻編碼標準并廣泛應用到各種領域。It.264/AVC是ITU-T和ISO聯合推出的新標準，采用了近幾年視頻編碼方面的先進技術，以較高編碼效率和網絡友好性成為新一代國際視頻編碼標準。 新發展的H．264/AVC比原有的視頻編碼標準大幅度提高了編碼效率，但其運算復雜度也大大增加，本文簡要分析了H．264/AVC的復雜度及其優化的途徑，給出了主要模塊的優化算法實驗結果。 H．264/AVC仍基于以前視頻編碼標準的運動補償混合編碼方案，主要不同有：增強的運動預測能力，準確匹配的較小塊變換，自適應環內濾波器，增強的熵編碼。測試結果表明這些新特征使H．264/AVC編碼器提高50％編碼效率的同時，增加了一個數量級的復雜度。實際中恰當地使用H．264/AVC編碼工具可以較低的實現復雜度得到與復雜配置相當的編碼效率。故實際編碼系統開發需要在運算復雜性和編碼效率之間進行折衷、兼顧考慮。H．264/AVC引入的新編碼特征既增加基本模塊的復雜度，也成倍增加算法的復雜度。針對它們的作用和實現方法的不同，可采用不同的硬件實現方法。本文基于上述思路進行優化，具體的工作包括：針對去塊濾波的復雜性，本文提出一種適合硬件實現的算法，使其在節省了資源的同時，很好的達到了標準所定義的性能。針對變換量化的復雜性，本文提出一種既滿足整體的硬件流水結構，又極大的降低了硬件資源的實現方法。針對碼率控制的實現，本文提出了一種有別于傳統實現方式的算法，在保證實時性的同時，極大的提高了編碼器的性能。本文基于上述算法還進行Baseline Profile編碼器的研究，給出了一種實時編碼器結構，實現了對高清圖像格式(720P)的實時編碼，并將其和當前業界先進水平進行了對比，表明本文所實現得結構能夠達到當前業界的先進水平。
上傳時間： 2013-07-23
上傳用戶：yepeng139
軟件無線電已成為無線通信非常關鍵的技術之一。其基本思想是將寬帶A/D、D/A盡可能靠近天線，在一個開放式、模塊化的通用硬件平臺上用盡可能多的軟件來實現無線電臺的各種功能。 本文所討論的多相濾波器組信道化接收機(PPCR)及信道非均勻劃分，即是應用了軟件無線電理念的一種新技術。該技術針對傳統無線電接收機存在的結構不靈活、系統升級困難、同時處理多信號能力弱及系統規模過大等問題，應用現代多速率信號處理理論對之進行了改進。改進后的軟件無線電PPCR．具有全概率接收能力，能對信號進行下變頻并降低其采樣率處理，實現后資源耗費較低，而且依托現場可編程門陣列(FPGA)建立的平臺是開放式的，在需要時可在不改變硬件系統的情況下通過軟件更改系統的功能，極大地提高了系統的靈活性。諸多的優點使其具有十分廣泛的應用前景，也成為當前研究熱點之一。 本文首先介紹了課題的應用背景，并深入討論了軟件無線電的基本理論：信號采樣理論及多速率信號處理理論，介紹了應用PPCR的采樣處理過程，給出了推導PPCR的數學模型，并在此基礎上分析闡述了信道非均勻劃分的原理。 在本文的系統仿真及實現部分，首先介紹了應用現代DSP開發工具DSPBuilder進行開發的設計流程，然后對應用DSP Builder來設計PPCR中的主要模塊一多相濾波器組及快速傅立葉變換模塊做了詳細闡述，最后對系統仿真及實現過程的實驗結果圖進行了分析。 本文主要是在實驗室階段對算法在硬件實現上進行研究。成果可以作為后續應用研究的基礎，對各種應用軟件無線電理念的通信系統都具有一定的參考價值。
上傳時間： 2013-06-17
上傳用戶：xfbs821
自適應濾波器是智能天線技術中核心部分-自適應波束成形器的關鍵技術，算法的高效穩定性及硬件時鐘速率的快慢是判斷波束成形器性能優劣的主要標準。 首先選取工程領域最常用的自適應橫向LMS濾波算法作為研究對象，提出了利用最小均方誤差意義下自適應濾波器的輸出信號與主通道噪聲信號的等效關系，得到濾波器最佳自適應參數的方法。并分析了在平穩和非平穩環境噪聲下，濾波器的收斂速度、權系數穩定性、跟蹤輸入信號的能力和信噪比的改善等特性。 在分析梯度自適應格型算法的基礎上，提出利用最佳反射系數的收斂性和穩定性，得到了梯度自適應格型濾波器的定步長改進方法；并以改進的梯度自適應格型和線性組合器組成梯度自適應格型聯合處理算法，在同樣環境噪聲下，相比自適應橫向LMS算法，其各項性能指標都得到了極大地改善，而且有利于節省硬件資源。 設計了自適應橫向LMS濾波器和梯度自適應格型聯合處理濾波器的電路模型，并用馳豫超前技術對兩類濾波器進行了流水線優化。利用Altera公司的CycloneⅡ系列EP2C5T144C6芯片和多種EDA工具，完成了濾波器的FPGA硬件設計與仿真實現。并以FPGA實現的3節梯度自適應格型聯合處理器為核心，設計了一種TD-SCDMA系統的自適應波束成形器，分析表明可以很好地利用系統提供的參考信號對下行波束進行自適應成形。
上傳時間： 2013-07-16
上傳用戶：xyipie
正交頻分復用技術(OFDM)是未來寬帶無線通信中的關鍵技術。隨著用戶對實時多媒體業務，高速移動業務需求的迅速增加，OFDM由于其頻譜效率高，抗多徑效應能力強，抗干擾性能好等特點，該技術正得到了廣泛的應用。 OFDM系統的子載波之間必須保持嚴格的正交性，因此對符號定時和載波頻偏非常敏感。本課題的主要任務是分析各種算法的性能的優劣，選取合適的算法進行FPGA的實現。 本文首先簡要介紹了無線信道的傳輸特性和OFDM系統的基本原理，進而對符號同步和載波同步對接收信號的影響做了分析。然后對比了非數據輔助式同步算法和數據輔助式同步算法的不同特點，決定采用數據輔助式同步算法來解決基于IEEE 802.16-2004協議的突發傳輸系統的同步問題。最后部分進行了算法的實現和仿真，所有實現的仿真均在QuartusⅡ下按照IEEE 802.16-2004協議的符號和前導字的結構進行。 本文的主要工作：(1)采用自相關和互相關聯合檢測算法同時完成幀到達檢測和符號同步估計，只用接收數據的符號位做相關運算，有效地解決了判決門限需要變化的問題，同時也減少了資源的消耗；(2)在時域分數倍頻偏估計時，利用基于流水線結構的Cordic模塊計算長前導字共軛相乘后的相角，求出分數倍頻偏的估計值；(3)采用滑動窗口相關求和的方法估計整數倍頻偏值，在此只用頻域數據的符號位做相關運算，有效地解決了傳統算法估計速度慢的缺點，同時也減少了資源的消耗。
上傳時間： 2013-05-23
上傳用戶：宋桃子
回波抵消器在免提電話、無線產品、IP電話、ATM語音服務和電話會議等系統中，都有著重要的應用。在不同應用場合對回波抵消器的要求并不完全相同，本文主要研究應用于電話系統中的電回波抵消器。電回波是由于語音信號在電話網中傳輸時由于阻抗不匹配而產生的。 傳統回波抵消器主要是基于通用DSP處理器實現的，這種回波抵消器在系統實時性要求不高的場合能很好的滿足回波抵消的性能要求，但是在實時性要求較高的場合，其處理速度等性能方面已經不能滿足系統高速、實時的需要。現代大容量、高速度的FPGA的出現，克服了上訴方案的諸多不足。用FPGA來實現數字信號處理可以很好地解決并行性和速度問題，且其靈活的可配置特性使得FPGA構成的DSP系統非常易于修改、測試和硬件升級。 本文研究目標是如何在FPGA芯片上實現回波抵消器，完成的主要工作有： (1)深入研究了回波抵消器各模塊算法，包括自適應濾波算法、遠端檢測算法、雙講檢測算法、NLP算法、舒適噪聲產生算法，并實現了這些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的設計流程與實現方法，并利用硬件描述語言Verilog HDL實現了各部分算法。 (3)在OuartusⅡ和ModelSim仿真環境下對該系統進行模塊級和系統級的功能仿真、時序仿真和驗證。并在FPGA硬件平臺上實現了該系統。 (4)根據ITU-T G．168的標準和建議，對設計進行了大量的主、客測試，各項測試結果均達到或優于G．168的要求。
上傳時間： 2013-06-23
上傳用戶：123啊
