條碼技術(shù)是隨通信技術(shù)，計(jì)算機(jī)技術(shù)的發(fā)展應(yīng)運(yùn)而生的自動(dòng)識(shí)別技術(shù)的一種。根據(jù)二進(jìn)制編碼規(guī)則對(duì)應(yīng)形成的由對(duì)光反映率不同的條、空組成的圖形，經(jīng)光電掃描識(shí)讀器掃描，將采集的信息經(jīng)處理器進(jìn)行處理，從而達(dá)到自動(dòng)識(shí)別的目的。條碼技術(shù)自出現(xiàn)以來，得到了人們的普遍關(guān)注，發(fā)展十分迅速，已廣泛用于交通運(yùn)輸、商業(yè)、醫(yī)療衛(wèi)生、制造業(yè)、倉儲(chǔ)業(yè)、郵電業(yè)等領(lǐng)域，極大的提高了數(shù)據(jù)采集和信息處理的速度，提高了工作效率，并為管理的科學(xué)化、信息化和現(xiàn)代化作出了貢獻(xiàn)。目前常用的是一維條碼，但一維條碼最大的弱點(diǎn)就是表征的信息量是有限的，需要依賴外部數(shù)據(jù)庫支持，離開這個(gè)數(shù)據(jù)庫條碼本身就沒有意義了。二維條碼克服了這一弱點(diǎn)，它是在一維條碼基礎(chǔ)上形成的高密度、高信息量的條碼，可以將大量信息在小區(qū)域內(nèi)編碼，它本身就是一個(gè)完整的數(shù)據(jù)文件，是實(shí)現(xiàn)證件、卡片等信息存儲(chǔ)、攜帶并可以通過機(jī)器自動(dòng)識(shí)讀的理想方法。 本課題采用流行的嵌入式技術(shù)，采用S3C44BOX作為二維條碼PDF417識(shí)別器的數(shù)據(jù)采集終端，該終端內(nèi)嵌μC/OS-Ⅱ操作系統(tǒng)，將應(yīng)用分解成多任務(wù)，簡化了應(yīng)用系統(tǒng)軟件設(shè)計(jì)；使控制系統(tǒng)的實(shí)時(shí)性得到了保證，提高了系統(tǒng)的可靠性和穩(wěn)定性；同時(shí)也增強(qiáng)了系統(tǒng)的可擴(kuò)展性和產(chǎn)品開發(fā)的可延續(xù)性。 本課題的主要任務(wù)是PDF417(Portable Data File)二維條碼圖像的識(shí)別。先由掃描儀或照相機(jī)獲取二維條碼的原始圖像，再由PC(Personal Computer)計(jì)算機(jī)中的圖象處理程序?qū)D象數(shù)據(jù)進(jìn)行處理，然后在條碼中定位單個(gè)碼字符號(hào)的圖像，利用算法識(shí)別出單個(gè)碼字符號(hào)。本文在條碼圖像的預(yù)處理方面進(jìn)行了算法改進(jìn)，取得了較好的成果，能夠有效的去掉干擾噪聲和圖像定位。通過實(shí)驗(yàn)結(jié)果表明：本課題研究的二維條碼識(shí)別系統(tǒng)是比較令人滿意的。
上傳時(shí)間： 2013-08-01
上傳用戶：caiiicc
由于永磁伺服電機(jī)具有轉(zhuǎn)子轉(zhuǎn)動(dòng)慣量 小，響應(yīng)速度快，效率高，功率密度高，電機(jī)體積小，消除電刷而減少噪音和維護(hù)等其他電機(jī)難以比擬的優(yōu)點(diǎn)，在高性能位置伺服領(lǐng)域，尤其為伺服電機(jī)組成的伺服系統(tǒng)應(yīng)用越來越廣泛。 永磁無刷電機(jī)有兩種形式:方波式和正弦波式。本文主要研究以pmsm 為伺服電機(jī)的伺服系統(tǒng) 目前實(shí)現(xiàn)永磁同步電動(dòng)機(jī)的控制主要采用dsp、dsp+fpga和dsp+asic三種途徑。而前兩種方式實(shí)現(xiàn)位置控制編程量較大，美國國際整流器公司針對(duì)高性能交流伺服驅(qū)動(dòng)要求，基于fpga技術(shù)開發(fā)出了完整的閉環(huán)電流控制和速度控制的伺服系統(tǒng)單片解決方案—irmck201。本文就是基于這種數(shù)字運(yùn)動(dòng)控制芯片，設(shè)計(jì)了dsp和irmck201的交流伺服控制系統(tǒng)。該系統(tǒng)具有性能優(yōu)越，結(jié)構(gòu)簡單，編程任務(wù)小，開發(fā)周期短等優(yōu)點(diǎn)，對(duì)其他交流位置伺服控制系統(tǒng)也具有很好的推廣意義。
上傳時(shí)間： 2013-06-07
上傳用戶：zgu489
現(xiàn)代信息技術(shù)的迅猛發(fā)展，使得圖像處理方面的研究與應(yīng)用，尤其是實(shí)時(shí)圖像處理引起了更廣泛的關(guān)注。近年來，隨著嵌入式和DSP技術(shù)的不斷發(fā)展，數(shù)字信號(hào)處理領(lǐng)域的理論研究成果被逐漸應(yīng)用到實(shí)際系統(tǒng)中，從而推動(dòng)了新理論的產(chǎn)生和應(yīng)用，對(duì)圖像處理等領(lǐng)域的技術(shù)發(fā)展起到了十分重要的作用?？梢?，研究如何將ARM和DSP雙處理器結(jié)構(gòu)應(yīng)用于實(shí)時(shí)圖像處理系統(tǒng)的新方法有著非常重要的理論價(jià)值和應(yīng)用價(jià)值。本文主要研究內(nèi)容如下： 1.分析了實(shí)時(shí)圖像處理領(lǐng)域的最新發(fā)展，得出了以ARM和DSP分別作為實(shí)時(shí)圖像處理系統(tǒng)核心的優(yōu)勢(shì)和劣勢(shì)，結(jié)合本課題實(shí)時(shí)性，高效性和便攜性的特點(diǎn)，設(shè)計(jì)一個(gè)以ARM+DSP雙處理器為核心的通用實(shí)時(shí)圖像處理系統(tǒng)，并通過增加或裁剪可以廣泛應(yīng)用于圖像處理和圖像識(shí)別領(lǐng)域。 2.掌紋識(shí)別技術(shù)是繼指紋識(shí)別和虹膜識(shí)別后人體生物特征識(shí)別領(lǐng)域中最新的研究方向，正處在不斷的研究和探索階段。在論文中，介紹了以ARM+DSP雙處理器為核心的通用實(shí)時(shí)圖像處理系統(tǒng)和掌紋識(shí)別技術(shù)相融合的實(shí)例，構(gòu)成最基本的脫機(jī)掌紋識(shí)別系統(tǒng)，給出了系統(tǒng)的組成和運(yùn)行的基本流程，實(shí)現(xiàn)最基本的識(shí)別功能，降低成本，提升實(shí)時(shí)掌紋識(shí)別系統(tǒng)的性能。 3.具體設(shè)計(jì)中，在對(duì)兩種系統(tǒng)組成方案經(jīng)過比較后，選擇了基于TI公司的TMS320VC5470雙核處理器為核心，根據(jù)TMS320VC5470芯片的特點(diǎn)，對(duì)系統(tǒng)平臺(tái)的硬件原理進(jìn)行設(shè)計(jì)，擴(kuò)充了進(jìn)行研究所需的片外RAM，ROM(Flash)，人機(jī)接口電路，外圍接口電路，仿真接口JTAG等。隨后根據(jù)原理圖所需器件，選擇相對(duì)應(yīng)的封裝形式，設(shè)計(jì)8層印刷電路板，對(duì)BGA封裝形式芯片的扇出方式，布線規(guī)則以及高速數(shù)字電路與高速PCB設(shè)計(jì)中涉及的信號(hào)完整性問題予以重點(diǎn)研究，較好解決了高密度BGA封裝集成電路的布線及其電磁兼容性問題。除此之外，在軟件設(shè)計(jì)方面，討論了針對(duì)TMS320VC5470系統(tǒng)脫離主機(jī)開發(fā)環(huán)境成為獨(dú)立系統(tǒng)時(shí)雙核Bootload的實(shí)現(xiàn)、雙核間通訊及程序固化到FLASH中的方法。 本文所做的創(chuàng)新工作是將ARM和DSP有效的相結(jié)合，使他們?cè)趯?shí)時(shí)圖像處理系統(tǒng)中發(fā)揮各自的優(yōu)勢(shì)，克服自身的劣勢(shì)，提升了實(shí)時(shí)圖像處理系統(tǒng)的性能，縮小了體積，節(jié)約了成本；并基于上述研究成果，將該ARM+DSP實(shí)時(shí)圖像處理系統(tǒng)和最新的掌紋識(shí)別的原理相結(jié)合，構(gòu)成了手持式掌紋識(shí)別系統(tǒng)，對(duì)于實(shí)時(shí)掌紋識(shí)別技術(shù)的研究有著非常重要意義。
標(biāo)簽： ARMDSP 實(shí)時(shí)圖像 處理系統(tǒng)
上傳時(shí)間： 2013-07-31
上傳用戶：muyehuli
高頻電路布線技巧：高頻電路往往集成度較高，布線密度大，采用多層板即布線所必須的，也是降低干擾的有效手段。高頻電路器件管腳間的引線彎折越少越好。高頻電路布線的引線最好采用全直線，需要轉(zhuǎn)折，可用45度，折
標(biāo)簽： PCB 高速電路 板級(jí) 設(shè)計(jì)技巧
上傳時(shí)間： 2013-04-24
上傳用戶：372825274
二次雷達(dá)(Secondary Surveillance Radar)是民航空中管制(Air Traffic Control)和軍事敵我識(shí)別(Identification Friend or Foe)系統(tǒng)中的關(guān)鍵部分,由于這兩個(gè)應(yīng)用領(lǐng)域都要求很高的可靠性和穩(wěn)定性,因此,二次雷達(dá)一直是國內(nèi)外雷達(dá)信號(hào)處理領(lǐng)域的研究熱點(diǎn).傳統(tǒng)的機(jī)載二次雷達(dá)應(yīng)答器普遍采用中小規(guī)模集成電路和分立元件設(shè)計(jì),其穩(wěn)定性和可靠性差,實(shí)時(shí)處理能力也很有限,無法完成高密度、大容量的應(yīng)答.針對(duì)這些缺陷,本論文提出一種全新的應(yīng)答數(shù)字信號(hào)處理器硬件結(jié)構(gòu),即FPGA+DSP的混合結(jié)構(gòu).這種硬件體系結(jié)構(gòu)的特點(diǎn)是可靠性高,集成度高,通用性強(qiáng),適于模塊化設(shè)計(jì),處理速度快,能實(shí)時(shí)處理多個(gè)應(yīng)答信號(hào),以及進(jìn)行置信度分析和生成報(bào)表.此項(xiàng)目中,本文作者主要負(fù)責(zé)FPGA部分硬件設(shè)計(jì).FPGA主要完成雙通道數(shù)據(jù)采集、產(chǎn)生視頻信號(hào)和旁瓣抑制信號(hào)、計(jì)算當(dāng)前飛機(jī)相對(duì)本地接收天線的方位和距離、與DSP實(shí)時(shí)交換數(shù)據(jù)、上傳報(bào)表等功能.論文詳細(xì)分析了接收機(jī)信號(hào)處理算法在FPGA中的硬件實(shí)現(xiàn)方案,在提高系統(tǒng)可靠性、堅(jiān)固性以及FPGA資源的合理利用方面做了深入的探討.同時(shí)給出不同層次關(guān)鍵模塊的HDL實(shí)現(xiàn)及其時(shí)序仿真結(jié)果.
標(biāo)簽： FPGA 機(jī)載 二次雷達(dá) 硬件系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：西伯利亞狼
該論文首先對(duì)脈沖及其參數(shù)進(jìn)行了分析,然后介紹了雷達(dá)脈沖參數(shù)測(cè)量的原理,并針對(duì)現(xiàn)代復(fù)雜電磁環(huán)境的特點(diǎn),對(duì)脈沖參數(shù)測(cè)量的方案進(jìn)行了設(shè)計(jì).最后利用Xilinx公司的Spartan-II系列20萬門FPGA芯片實(shí)現(xiàn)了對(duì)高密度視頻脈沖流的脈沖到達(dá)時(shí)間(TOA)、脈沖寬度(PW)和脈沖幅度(PA)等參數(shù)的實(shí)時(shí)高精度測(cè)量,并對(duì)測(cè)量誤差進(jìn)行了分析,同時(shí)給出了功能仿真的波形.該測(cè)量方法是基于FPGA的硬件實(shí)現(xiàn)方法,其系統(tǒng)結(jié)構(gòu)簡單,測(cè)量速度快、精度高,滿足對(duì)脈沖參數(shù)測(cè)量高精度、實(shí)時(shí)性的要求.
標(biāo)簽： FPGA 脈沖 參數(shù)測(cè)量 技術(shù)研究
上傳時(shí)間： 2013-07-05
上傳用戶：14786697487
本文的目的就是研究如何應(yīng)用FPGA這種大規(guī)模的可編程邏輯器件實(shí)現(xiàn)CCD（Charge Coupled Device，電荷耦合器件）數(shù)字圖像的實(shí)時(shí)采集及預(yù)處理?；趯?duì)實(shí)時(shí)圖像處理系統(tǒng)的研究與設(shè)計(jì)，本文主要研究工作及成果如下： 1.本論文詳細(xì)的介紹了圖像采集卡的結(jié)構(gòu)和基本工作原理。同時(shí)，針對(duì)高分辨率的CCD攝像機(jī)，探討了有關(guān)點(diǎn)目標(biāo)與CCD像元一一對(duì)應(yīng)的圖像采集及其硬件和軟件設(shè)計(jì)方法。 2.本文分析了星圖中弱小目標(biāo)、噪聲以及背景的特點(diǎn)，給出了點(diǎn)目標(biāo)的場(chǎng)景圖像的數(shù)學(xué)模型及復(fù)雜背景下點(diǎn)目標(biāo)檢測(cè)的預(yù)處理方法。針對(duì)星圖灰度分布的特點(diǎn)，采用高斯低通濾波算法和高通濾波算法對(duì)星圖進(jìn)行預(yù)處理，同時(shí)還對(duì)圖像掃描聚類算法進(jìn)行了研究與分析。 3.數(shù)字信號(hào)處理器常常因?yàn)樵趶?fù)雜性、運(yùn)算速度等方面的限制，難以實(shí)時(shí)的實(shí)現(xiàn)復(fù)雜的檢測(cè)算法。本文采用FPGA技術(shù)，實(shí)現(xiàn)了復(fù)雜背景下弱點(diǎn)目標(biāo)的預(yù)處理算法，解決了計(jì)算、數(shù)據(jù)緩沖和存儲(chǔ)操作協(xié)調(diào)一致的問題，同時(shí)采用并行高密度加法器和流水線的工作方式，使整個(gè)系統(tǒng)的數(shù)據(jù)交換和處理速度得以很大的提高，合理的解決了資源和速度之間的相互制約問題，并在實(shí)際中取得滿意的結(jié)果。
上傳時(shí)間： 2013-07-03
上傳用戶：wang5829
合成孔徑雷達(dá)的實(shí)時(shí)信號(hào)處理系統(tǒng),可以分成相對(duì)獨(dú)立的幾個(gè)階段,即A/D變換和緩存、距離向預(yù)處理器、方位向預(yù)處理器、距離向壓縮處理、轉(zhuǎn)置存儲(chǔ)器、方位向壓縮處理、逆轉(zhuǎn)置存儲(chǔ)器.合成孔徑雷達(dá)預(yù)處理的目的,就是緩解高處理數(shù)據(jù)率和低傳輸數(shù)據(jù)率的矛盾,使得在不太影響成像質(zhì)量的前提下,盡量減少傳輸?shù)臄?shù)據(jù)率,有利于后續(xù)處理的硬件實(shí)現(xiàn),做到實(shí)時(shí)處理.論文結(jié)合電子所合成孔徑雷達(dá)實(shí)時(shí)成像處理系統(tǒng),設(shè)計(jì)開發(fā)了基于Xilinx Virtex-E FPGA的星載SAR高速預(yù)處理板,該信號(hào)處理板處理能力強(qiáng),結(jié)構(gòu)緊湊,運(yùn)行效率高;其硬件電路的設(shè)計(jì)思路和結(jié)構(gòu)形式有很強(qiáng)的通用性和使用價(jià)值.論文重點(diǎn)研究了預(yù)處理的核心部分—固定系數(shù)FIR濾波器的設(shè)計(jì)問題.而固定系數(shù)FIR濾波器的實(shí)現(xiàn)問題的重點(diǎn)又是FPGA內(nèi)部的固定系數(shù)FIP濾波器實(shí)現(xiàn)問題,針對(duì)FPGA內(nèi)部的查找表資源,我們選擇目前流行的分布式算法來實(shí)現(xiàn)FIR濾波器的設(shè)計(jì).對(duì)比于預(yù)處理器中其他濾波器設(shè)計(jì)方案,基于FPGA分布式算法的FIR濾波器的設(shè)計(jì),避免了乘累加運(yùn)算,提高了系統(tǒng)運(yùn)行的速度并且節(jié)省了大量的FPGA資源.并且由于FPGA可編程的特性,所以可以靈活的改變?yōu)V波器的系數(shù)和階數(shù).所設(shè)計(jì)的電路簡單高速,工作正常、可靠,完全滿足了預(yù)處理器設(shè)計(jì)的技術(shù)要求.隨著超大規(guī)模集成電路技術(shù),高密度存儲(chǔ)器技術(shù),計(jì)算機(jī)技術(shù)的發(fā)展,一個(gè)全數(shù)字化的機(jī)載實(shí)時(shí)成像處理系統(tǒng)的研制,已經(jīng)不是非常困難的事情了.而在現(xiàn)有條件下,全數(shù)字化的高分辨率星載實(shí)時(shí)成像處理系統(tǒng)的研制,將是一個(gè)非常具有挑戰(zhàn)意義的課題,論文以星載SAR的預(yù)處理器設(shè)計(jì)為例,拋磚引玉,希望對(duì)未來全數(shù)字化星載實(shí)時(shí)成像處理系統(tǒng)的研制起到一定參考價(jià)值.
上傳時(shí)間： 2013-07-03
上傳用戶：lanhuaying
軟開關(guān)技術(shù)是電力電子裝置向高頻化、高功率密度化發(fā)展的關(guān)鍵技術(shù)，已成為現(xiàn)代電力電子技術(shù)研究的熱點(diǎn)之一。微處理器的出現(xiàn)促進(jìn)了電力電子變換器的控制技術(shù)從傳統(tǒng)的模擬控制轉(zhuǎn)向數(shù)字控制，數(shù)字控制技術(shù)可使控制電路大為簡化，并能提高系統(tǒng)的抗干擾能力、控制靈活性、通用性以及智能化程度。本文提出了一種利用耦合輸出電感的新型次級(jí)箝位ZVZCS PWM DC/DC變換器，其反饋控制采用數(shù)字化方式。 論文分析了該新型變換器的工作原理，推導(dǎo)了變換器各種狀態(tài)時(shí)的參數(shù)計(jì)算方程；設(shè)計(jì)了以ARW芯片LPC2210為核心的數(shù)字化反饋控制系統(tǒng)，通過軟件設(shè)計(jì)實(shí)現(xiàn)了PWM移相控制信號(hào)的輸出；運(yùn)用Pspice9.2軟件成功地對(duì)變換器進(jìn)行了仿真，分析了各參數(shù)對(duì)變換器性能的影響，并得出了變換器的優(yōu)化設(shè)計(jì)參數(shù)；最后研制出基于該新型拓?fù)浜蛿?shù)字化控制策略的1千瓦移相控制零電壓零電流軟開關(guān)電源，給出了其主電路、控制電路、驅(qū)動(dòng)電路、保護(hù)電路及高頻變壓器等的設(shè)計(jì)過程，并在實(shí)驗(yàn)樣機(jī)上測(cè)量出了實(shí)際運(yùn)行時(shí)的波形。 理論分析與實(shí)驗(yàn)結(jié)果表明：該變換器拓?fù)淠軐?shí)現(xiàn)超前橋臂的零電壓開關(guān)，滯后橋臂的零電流開關(guān)；采用ARM微控制器進(jìn)行數(shù)字控制，較傳統(tǒng)的純模擬控制實(shí)時(shí)反應(yīng)速度更快、電源穩(wěn)壓性能更好、外圍電路更簡單、設(shè)計(jì)更靈活等，為實(shí)現(xiàn)智能化數(shù)字電源創(chuàng)造了基礎(chǔ)，具有廣泛的應(yīng)用前景和巨大的經(jīng)濟(jì)價(jià)值。
上傳時(shí)間： 2013-08-03
上傳用戶：cc1
LDPC(低密度奇偶校驗(yàn)碼)編碼是提高通信質(zhì)量和數(shù)據(jù)傳輸速率的關(guān)鍵技術(shù)。LDPC碼應(yīng)用于實(shí)際通信系統(tǒng)是本課題的研究重點(diǎn)。實(shí)際通信要求在LDPC碼長盡量短、碼率盡量高及硬件可實(shí)現(xiàn)的前提下，結(jié)合連續(xù)相位MSK調(diào)制，滿足歸一化信噪比SNR=2dB時(shí)，系統(tǒng)誤碼率低于10-4。根據(jù)課題背景，本文主要研究基于FPGA的LDPC編碼器設(shè)計(jì)與實(shí)現(xiàn)。 LDPC碼的編碼復(fù)雜度往往與其幀長的平方成正比，編碼復(fù)雜度大，成為編碼硬件實(shí)現(xiàn)的一個(gè)障礙；論文針對(duì)實(shí)際系統(tǒng)的預(yù)期指標(biāo)，通過對(duì)多種矩陣構(gòu)造算法的預(yù)選方案及影響LDPC碼性能參數(shù)仿真分析，基于1/2碼率，1024和2048兩種幀長，設(shè)計(jì)了三種編碼器的備選方案，分別為直接下三角編碼器，串行準(zhǔn)循環(huán)編碼器和二階準(zhǔn)循環(huán)編碼器。 對(duì)于每種編碼器，分別設(shè)計(jì)了其整體結(jié)構(gòu)，并對(duì)每種編碼器的功能模塊進(jìn)行深入研究，設(shè)計(jì)完成后利用第3方軟件MODELSIM對(duì)編碼器進(jìn)行了時(shí)序仿真；根據(jù)時(shí)序仿真結(jié)果和綜合報(bào)告對(duì)三種編碼方案進(jìn)行比較，最終選擇串行準(zhǔn)循環(huán)編碼器作為硬件實(shí)現(xiàn)的編碼方案。 最后，在FPGA中硬件實(shí)現(xiàn)了串行準(zhǔn)循環(huán)編碼器并對(duì)其進(jìn)行測(cè)試，利用MATLAB仿真程序和串口通信工具最終驗(yàn)證了這種編碼器的正確性和硬件可實(shí)現(xiàn)性。
標(biāo)簽： LDPC FPGA 編碼器 實(shí)現(xiàn)研究
上傳時(shí)間： 2013-08-02
上傳用戶：林魚2016
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
